一種衛(wèi)星數(shù)傳分系統(tǒng)鏈路數(shù)據(jù)異常分析

陳建光 向 前 朱 丹 周希俠

(上海航天測控通信研究所,上海 201109)

1 引言

某衛(wèi)星數(shù)傳分系統(tǒng)在軌測試初期發(fā)現(xiàn)數(shù)傳分系統(tǒng)延時云圖發(fā)射機(DPT)鏈路偶爾有個別軌道數(shù)據(jù)接收異常現(xiàn)象。在軌衛(wèi)星數(shù)傳分系統(tǒng)固態(tài)存儲器工作溫度在0℃左右,DPT 工作溫度在10℃左右,出現(xiàn)數(shù)據(jù)異常時,整個跟蹤軌道接收數(shù)據(jù)均異常,這種數(shù)據(jù)異常現(xiàn)象在其他地面接收站接收時都出現(xiàn)過,最后通過采取衛(wèi)星溫控系統(tǒng)加熱和數(shù)傳發(fā)射機提前開機措施后,數(shù)傳系統(tǒng)單機工作溫度有所提高,DPT數(shù)傳鏈路這種數(shù)據(jù)接收異?，F(xiàn)象消失。為防止后續(xù)衛(wèi)星數(shù)傳系統(tǒng)出現(xiàn)重復問題,本文對該型號衛(wèi)星數(shù)傳鏈路問題進行了分析研究,并通過地面試驗模擬問題復現(xiàn)、電路改進、試驗驗證等一系列措施,最終提高了產(chǎn)品的環(huán)境適應能力和系統(tǒng)的可靠性。

2 數(shù)傳鏈路數(shù)據(jù)異常問題分析

觀察地面站接收信號頻譜[1]以及其他射頻指標正常,從云圖顯示上看,不能看出云圖信息,只有不規(guī)則的橫條和麻點,對地面站接收數(shù)據(jù)進行事后分析,出錯數(shù)據(jù)幀頭、虛擬信道標識號(VCID)、幀計數(shù)錯誤較多,數(shù)據(jù)出錯位置毫無規(guī)律,用高速率數(shù)據(jù)接收機(HDR)測試觀察,異常現(xiàn)象表現(xiàn)為接收數(shù)據(jù)大量丟幀、幀同步有失鎖現(xiàn)象、接收碼速率相對于標準的124M bit/s 偏移達到10kHz 以上,這種數(shù)據(jù)異常現(xiàn)象在其他地面接收站都曾出現(xiàn)。綜合以上現(xiàn)象可以分析得出,數(shù)傳分系統(tǒng)DPT 數(shù)傳發(fā)射機的信道編碼(3/4,7卷積編碼)、信號調(diào)制、調(diào)制信號功率放大等都沒有問題。固態(tài)存儲器(SS R)存儲的數(shù)據(jù)沒有問題,因為存入固存的數(shù)據(jù)是由數(shù)傳系統(tǒng)信息處理器提供,信息處理器輸出的帶有幀格式的數(shù)據(jù)是通過其他數(shù)傳鏈路下傳的,地面站接收正常。因此,問題出在固態(tài)存儲器和數(shù)傳發(fā)射機之間的數(shù)據(jù)時鐘接口部分,固態(tài)存儲器是以1 路時鐘加8 路并行數(shù)據(jù)的方式傳送給數(shù)傳發(fā)射機。從HDR 接收機顯示的碼速率偏差10kHz 以上的情況進一步判斷,數(shù)傳發(fā)射機中93MHz時鐘晶振鎖相環(huán)(PLL)[2]發(fā)生了失鎖現(xiàn)象。

3 時鐘鎖相環(huán)晶振電路失鎖分析

3.1 時鐘鎖相環(huán)晶振電路組成和工作原理

DPT 數(shù)傳發(fā)射機93M Hz時鐘鎖相環(huán)晶振電路[3-4]由輸入時鐘(固態(tài)存儲器送至DPT 數(shù)傳發(fā)射機)2分頻電路、壓控晶振電路、2倍頻和放大電路、16分頻電路和鑒相器[5]電路等組成。93M Hz時鐘鎖相環(huán)晶振電路組成如圖1所示。

圖1 93M Hz時鐘鎖相環(huán)晶振電路組成圖Fig.1 Block diagram of the 93M Hz PLL

壓控晶體產(chǎn)生的46.5M Hz 的正弦波信號,經(jīng)過2倍頻、放大后得到93M Hz 的正弦波信號,再將正弦波轉(zhuǎn)成93M Hz 方波信號,93M Hz 方波信號一路輸出給數(shù)據(jù)編碼電路使用,作為發(fā)射機內(nèi)部時鐘信號,另一路進行16分頻后與外部輸入11.625M Hz時鐘(固態(tài)存儲器輸出時鐘信號)的2分頻信號進行鑒相,如此來保證DPT 數(shù)傳發(fā)射機中信道編碼電路用93M Hz 方波信號與固態(tài)存儲器輸入11.625M Hz時鐘信號同步對齊。

3.2 時鐘鎖相環(huán)晶振電路失鎖問題分析

考慮造成DPT 數(shù)傳發(fā)射機93M Hz時鐘鎖相環(huán)晶振電路失鎖有兩種可能:

1)固態(tài)存儲器輸出到DPT 的11.625MHz時鐘頻率發(fā)生較大偏差,超出數(shù)傳發(fā)射機可以鎖定的時鐘頻率范圍。

固態(tài)存儲器采用的晶振是MM DC-Tech 公司生產(chǎn)的軍用抗輻級晶振WO50AV11.625 000M Hz,工作溫度在-55℃～+125℃之間,頻率穩(wěn)定度在1×10-4～1×10-5[6]。

為進一步掌握該器件的性能,將同一批晶振選擇2 片進行了0℃、5℃和10℃(固態(tài)存儲器在星上實際工作環(huán)境溫度0℃～10℃)的標準測試和電壓拉偏測試以及0℃的24h 以上的頻率漂移測試,測試結(jié)果良好,頻率偏差不超過0.2kHz;進行晶振帶負載0℃、5℃和10℃的標準測試和電壓拉偏±10%測試以及0℃的24h 頻率漂移測試,結(jié)果頻率偏差也不超過0.2kHz,符合要求。

為了進一步排查問題,固態(tài)存儲器進行單機自檢測試以及與DPT 數(shù)傳發(fā)射機連接進行系統(tǒng)測試,固態(tài)存儲器輸出11.625M Hz 的標準值偏差不超過±0.2kHz;將固態(tài)存儲器初樣單機上的晶振更換為正樣單機所用的同批次11.625M Hz 晶振,固態(tài)存儲器單機置于真空罐內(nèi)與DPT 發(fā)射機進行聯(lián)試,并用頻率計數(shù)器實時監(jiān)測頻率變化,固態(tài)存儲器在真空-15℃～+45℃溫度范圍內(nèi)輸出時鐘頻率變化情況見表1。

表1 固態(tài)存儲器輸出時鐘頻率Table1 Output frequency of the SSR

由上述測試數(shù)據(jù)可以初步得出,固態(tài)存儲器輸出11.625 M Hz時鐘頻率隨溫度的變化關系是高溫時輸出頻率偏低,低溫時輸出頻率偏高。在低溫-14℃時,頻率偏差為+0.218 kHz;在高溫+46℃時,頻率偏差為-0.352kHz。

固態(tài)存儲器輸出時鐘頻率隨溫度變化對應曲線如圖2所示。

圖2 固態(tài)記錄器輸出時鐘頻率與溫度對應曲線圖Fig.2 Output f requency of the SS R at different temperature points

由上述分析和試驗測試結(jié)果可以看出,固態(tài)存儲器輸出時鐘頻率變化正常,問題發(fā)生在固態(tài)存儲器輸出頻率偏差較大的可能性較小,但仍不能完全排除發(fā)生問題的可能性,該類晶振的頻率穩(wěn)定度指標最大可能至1×10-4,所以對固態(tài)存儲器內(nèi)部時鐘晶振應加強環(huán)境試驗考核。

2)DPT 數(shù)傳發(fā)射機93M Hz時鐘鎖相環(huán)晶振電路出現(xiàn)問題,造成環(huán)路失鎖。

用5臺DPT 發(fā)射機分別做不同溫度下的時鐘鎖定試驗,其中4臺工作正常,1臺單機在高溫45℃以上出現(xiàn)時鐘失鎖現(xiàn)象。另外,對DPT 數(shù)傳發(fā)射機時鐘鎖定頻率范圍變化進行試驗摸底。連接測試如圖3所示。

圖3 DPT時鐘鎖定頻率范圍變化測試框圖Fig.3 Testing sketch of the DPT PLL frequency lock range

碼源設置輸出速率為93Mbit/s,PN23 的偽隨機碼,且傳輸速率可以1kbit/s 步進調(diào)整。通過8路分路輸入到DPT ,通過HDR 進行PN 23 偽隨機碼比對。在-15℃～+45℃溫度變化范圍選擇多個測試溫度點,以93M bit/s為中心頻率、以1kbit/s步進上下調(diào)整碼源輸出頻率,直到HDR 接收對比數(shù)據(jù)有誤碼出現(xiàn),記錄此時的碼源輸出頻率,得到DPT 鎖定時鐘頻率范圍。測試記錄如表2所示。

DPT 鎖定時鐘頻率范圍與溫度對應曲線如圖4所示。

圖4 DPT時鐘鎖定頻率范圍對應曲線圖Fig.4 DPT PLL locked f requency at different temperature points

表2 DPT 發(fā)射機時鐘鎖定頻率范圍Table2 DPT transmitter PLL frequency lock range

由上述測試數(shù)據(jù)看出,DPT時鐘鎖定時,在低溫-15℃時允許的頻率偏差范圍為:+0.9kHz～-2.9kHz,在高溫+45℃時,允許的頻率偏差范圍為:+1kHz～-1.6kHz。隨著環(huán)境溫度由低到高,時鐘鎖定頻率范圍逐漸縮小。

全溫度范圍內(nèi)固態(tài)存儲器輸出時鐘的頻偏(相對于標準11.625M Hz)與DPT 發(fā)射機鎖相環(huán)鎖定允許頻差變化曲線如圖5所示。

圖5 DPT 鎖相環(huán)時鐘鎖定范圍與固態(tài)存儲器輸入時鐘頻率隨溫度變化曲線Fig.5 DPT PLL frequency lock range and SSR frequency at different temperature points

由圖5可以看出,在-10℃～+50℃全溫度范圍內(nèi),固態(tài)存儲器時鐘頻率都在DPT時鐘鎖定范圍之內(nèi),且有一定余量。

1臺初樣DPT 的93M Hz時鐘鎖相環(huán)在高溫下試驗出現(xiàn)失鎖現(xiàn)象,用示波器監(jiān)測高溫失鎖單機鎖相環(huán)內(nèi)部電路信號,監(jiān)測點①②③④⑤⑥如圖6所示。

圖6 鎖相環(huán)示波器測試點圖Fig.6 Testing points of the DPT PLL with Oscilloscope

鎖相環(huán)在常溫下鎖定時,圖6中測試點①②③ ④的波形正常同步,波形依次如圖7,測試點①的波形是93M Hz時鐘信號,測試點②的波形是93M Hz時鐘信號的4分頻信號,測試點③的波形是93M Hz時鐘信號的16分頻信號。測試點④的波形是11.625M Hz時鐘信號的2分頻信號。

圖7 各測試點正常波形圖Fig.7 Normal waveforms of testing points on oscilloscope

在高溫+45℃以上,鎖相環(huán)失鎖時,觀測到鑒相器輸入波形③和④不能同步鎖定,且周期也不一樣。此時,測試點②的波形信號同時有4分頻和6分頻存在時,測試點③輸出波形是測試點②的4分頻信號正常,如圖8所示。

圖8 測試點波形圖Fig.8 Waveforms of testing points on oscilloscope

通過試驗發(fā)現(xiàn),DPT 數(shù)傳發(fā)射機的時鐘鎖相環(huán)失鎖,問題主要出在位號D3 的54S74 芯片的第一個2分頻電路。測試點⑥處的波形由正常時①處波形的2分頻變成了3分頻。

分析其中機理,DPT 數(shù)傳發(fā)射機時鐘鎖相環(huán)內(nèi)位號為D3 的54S74 芯片(93MHz時鐘的2分頻)在某溫度條件下產(chǎn)生了3分頻的錯誤時鐘,而產(chǎn)生錯誤時鐘是由于54S74分頻器芯片的實際工作頻率93MHz 已經(jīng)接近器件110M Hz 極限工作頻率[7],從而造成時鐘鎖相環(huán)失鎖。時鐘鎖相環(huán)的失鎖導致DPT 數(shù)傳發(fā)射機用不同步的93M Hz時鐘信號對固態(tài)存儲器送來的8 路并行輸入數(shù)據(jù)進行采數(shù),在數(shù)據(jù)時鐘接口處直接造成采數(shù)出錯,固態(tài)存儲器輸出的是具有幀格式的數(shù)據(jù),數(shù)傳發(fā)射機信道編碼電路對錯誤的數(shù)據(jù)進行了卷積編碼處理,因此,地面接收站接收處理的數(shù)據(jù)出現(xiàn)異?，F(xiàn)象。

此故障現(xiàn)象與衛(wèi)星數(shù)傳分系統(tǒng)在軌飛行初期測試偶爾出現(xiàn)的數(shù)據(jù)異?，F(xiàn)象吻合。

4 時鐘鎖相環(huán)晶振電路設計改進及試驗驗證

4.1 時鐘鎖相環(huán)晶振電路改進

利用DPT 數(shù)傳發(fā)射機原有卷積編碼的高速現(xiàn)場可編程門陣列(FPGA)芯片[8-9]將54S04 和54S74芯片替換掉,完成正弦波轉(zhuǎn)方波和時鐘分頻的功能,改進后的93M Hz時鐘鎖相環(huán)晶振電路方案如圖9所示。

經(jīng)過時鐘鎖相環(huán)晶振電路的局部改進以及信號電纜走向與結(jié)構(gòu)作相應地小改動,此方案解決了原先54S04 和54S74 實際工作頻率與截止工作頻率接近,工作頻率降額設計[10]余量不足的問題。

圖9 93MH z時鐘鎖相環(huán)晶振電路改進后的組成圖Fig.9 Diagram of improved circuit of 93MH z PLL

4.2 設計改進后的時鐘鎖定試驗驗證

DPT 數(shù)傳發(fā)射機的93M Hz時鐘鎖相環(huán)電路設計改進后,經(jīng)過整機常溫測試和高低溫試驗測試驗證,鎖相環(huán)時鐘鎖定范圍明顯增大,系統(tǒng)測試無誤碼。在全溫-15℃～+55℃范圍內(nèi),時鐘可鎖定的頻率偏差范圍測試數(shù)據(jù)見表3。

根據(jù)表3中的數(shù)據(jù),畫出DPT 數(shù)傳發(fā)射機整機在高低溫環(huán)境下,對應時鐘鎖定范圍的高端頻率偏差和低端頻率偏差變化曲線如圖10所示,從圖10中可以更直觀地看出改進后的DPT時鐘鎖定頻率范圍,要比改進前增加1倍左右,其鎖定范圍隨溫度變化小,更加穩(wěn)定,允許固態(tài)存儲器輸出時鐘頻率的偏差范圍也就相應地增加。

表3 DPT數(shù)傳發(fā)射機的時鐘鎖定允許頻率偏差范圍Table3 Allowed frequency deviation range of DPT PLL

圖10 改進后的DPT時鐘可鎖定的頻率偏差范圍與溫度曲線圖Fig.10 Improved DPT PLL locked frequency deviation range at different temperature points

5 結(jié)束語

本文通過對衛(wèi)星數(shù)傳分系統(tǒng)在軌測試時發(fā)現(xiàn)異?，F(xiàn)象的分析研究,查找引起此類異?，F(xiàn)象的可能原因,并通過地面試驗模擬和問題現(xiàn)象復現(xiàn),找出了產(chǎn)生問題的具體原因,對暴露的時鐘鎖相環(huán)晶振電路存在的缺陷進行了設計改進,通過各種溫度試驗驗證,提高了產(chǎn)品的環(huán)境適應能力和可靠性,最終對在軌衛(wèi)星數(shù)傳分系統(tǒng)DPT 鏈路出現(xiàn)的異?，F(xiàn)象給出了合理解釋,可防止后續(xù)型號衛(wèi)星出現(xiàn)相同的問題。

References)

[1]Christoph Rauscher.頻譜分析原理[M].羅德與施瓦茨公司,1999

[2]張厥盛,鄭繼禹,萬心平.鎖相技術[M].西安:西安電子科技大學出版社,2003

[3]胡華春,石玉.數(shù)字鎖相環(huán)路原理與應用[M].上海:科學技術出版社,1990

[4]王文理,張霞.基于FPGA的全數(shù)字鎖相環(huán)的設計[J].電子設計工程,2009,17(1):39-40,43

[5]劉震余,宋鴻霞,夏仲英.MC4044 數(shù)字鑒相器的分析及應用[J].無線電通信技術,1982(4)

[6]M MDC-Tech 公司.Frequency control products[Z].M MDC-Tech 公司,2009

[7]TI 公司.Dual D-type positive-edge-triggered flip-flops with preset and clear[EB/OL].[1983-12-01].http://focus.ti.com/lit/ds/sym link/sn54s74.pdf

[8]Xilinx 公司.QPROTMVirtexTM2.5V radiation hardened FPGAs [EB/OL].[2001-02-13].http://www.xilinx.com

[9]Xilinx 公司.QPro series configuration PROMs (XQ) including radiation-hardened series (XQR)[EB/OL].[2001-11-05].http://www.xilinx.com

[10]戴慈莊.降額設計中若干問題的研究[J].北京航空航天大學學報,1995,21(4):30-34