李永清
鐵嶺師范高等專(zhuān)科學(xué)校理工學(xué)院, 遼寧 鐵嶺112000
表面安裝器件SMD貼裝工藝研究
李永清
鐵嶺師范高等專(zhuān)科學(xué)校理工學(xué)院, 遼寧 鐵嶺112000
針對(duì)目前電子產(chǎn)品元器件貼裝工藝高度普及、表面安裝器件SMD大量被使用的現(xiàn)狀,通過(guò)對(duì)表面安裝器件SMD的介紹,分別研究了SMD分立器件、SMD集成電路以及大規(guī)模集成電路的貼裝方式,對(duì)各種貼裝方式加以比較,提出最佳貼裝工藝方案。
表面安裝器件;SMD器件;貼裝工藝
Surface Mount Devices; SMD devices; Placement process
隨著電子科學(xué)理論和電子工藝技術(shù)的快速發(fā)展,電子系統(tǒng)微型化、集成化要求越來(lái)越高,電子元器件由傳統(tǒng)的插裝元器件發(fā)展為小、輕、薄的表面安裝元器件[1]。表面安裝元器件又稱(chēng)為貼片元器件,它包括表面安裝元件S M C和表面安裝器件SMD,也稱(chēng)無(wú)源元件SMC和有源器件SMD。電子產(chǎn)品中貼片元器件SMC和SMD的使用率快速上升,目前已接近90%,集成度也大大提高[2]。本文就應(yīng)用廣泛的表面安裝器件SMD貼裝工藝加以研究。
表面安裝器件SMD(Surface Mount Device),又稱(chēng)為有源器件SMD。有源器件的特點(diǎn)是:必須有電源才能支持其工作,且輸出取決于輸入信號(hào)的變化。SMD器件包括SMD分立器件和SMD集成電路。SMD分立器件包括各種分立半導(dǎo)體器件,二極管、三極管、場(chǎng)效應(yīng)管等,還包括由多只二極管、三極管組成的簡(jiǎn)單復(fù)合電路。SMD集成電路包括各種數(shù)字電路和模擬電路的集成器件。
典型SMD分立器件的外形尺寸如圖1所示,電極引腳數(shù)為2~6個(gè),圖中(a)、(b)、(c)、(d)、(e)所示分別為2、3、4、5、6個(gè)電極引腳。二極管類(lèi)器件一般采用二端或三端SMD貼裝,小功率三極管類(lèi)器件一般采用三端或四端SMD貼裝,四端~六端SMD器件內(nèi)大多貼裝了兩只三極管或場(chǎng)效應(yīng)管。SMD分立器件的包裝方式要便于自動(dòng)化安裝設(shè)備拾取,電極引腳數(shù)目較少的SMD分立器件一般采用盤(pán)狀紙編帶包裝[3]。
圖1 SMD分立器件的外形
SMD集成電路包括各種數(shù)字電路和模擬電路的SSI-ULSI集成器件。常見(jiàn)SMD集成電路貼裝的外形如圖2所示。SMD集成電路按照它們的貼裝方式可以分成SO貼裝、QFP貼裝、L C C C貼裝和P L C C貼裝四類(lèi)。
4.1 SO貼裝
引線比較少的小規(guī)模集成電路大多采用SO貼裝。SO貼裝又分為幾種,芯片寬度小于0.15in、電極引腳數(shù)目少于18腳的,叫做SOP貼裝,如圖2(a)所示; 0.25in寬、電極引腳數(shù)目在20-44以上的,叫做SOL貼裝,如圖2(b)所示。SO貼裝采用翼形的電極引腳形狀,引腳間距有1.27mm、1.0mm、0.8mm、0.65mm和0.5mm。
4.2 QFP貼裝
矩形四邊都有電極引腳的SMD集成電路的貼裝叫做QFP貼裝,其中PQFP貼裝的芯片四角有突出,薄形TQFP貼裝的厚度已經(jīng)降到1.0mm或0.5mm。QFP封裝也采用翼形的電極引腳形狀。QFP封裝的芯片一般都是大規(guī)模集成電路,電極引腳數(shù)目為20~400個(gè),引腳間距最小的是0.4mm,最大的是1.27mm,其外形如圖2(c)所示。
4.3 LCCC貼裝
LCCC貼裝是SMD集成電路中沒(méi)有引腳的一種貼裝,芯片被貼裝在陶瓷載體上,無(wú)引線的電極焊端排列在貼裝底面上的四邊,電極引腳數(shù)目為18~156個(gè),間距1.27mm,其外形如圖2(d)所示。
4.4 PLCC貼裝
PLCC貼裝是集成電路的矩形貼裝,它的引腳向內(nèi)鉤回,叫做鉤形電極,電極引腳數(shù)目為16~84個(gè),間距為1.27mm,其外形如圖2 (e)所示。PLCC貼裝的集成電路大多是可編程的存儲(chǔ)器,芯片可以安裝在專(zhuān)用的插座上,容易取下來(lái)對(duì)它改寫(xiě)其中的數(shù)據(jù)。
圖2 SMD集成電路的貼裝形式
由圖2可以看出SMD集成電路和傳統(tǒng)的DIP集成電路在內(nèi)部引線結(jié)構(gòu)上的差別。顯然,S M D內(nèi)部的引線結(jié)構(gòu)比較均勻,引線總長(zhǎng)度更短,更加有利于器件的小型化和提高集成度。
由于集成電路的集成度迅速提高,芯片的貼裝尺寸必須縮小。對(duì)于大規(guī)模集成電路的貼裝,20世紀(jì)90年代前期主要采用QFP方式,而目前BGA貼裝方式已經(jīng)大量應(yīng)用在大規(guī)模集成電路貼裝工藝中。BGA貼裝I/O電極引腳間距大,典型間距為1.0 mm、1.27 mm和1.5mm,貼裝公差為0.3mm。用普通多功能貼裝機(jī)和再流焊設(shè)備就能基本滿足BGA的組裝要求。BGA的尺寸比相同功能的QFP要小得多,有利于PCB組裝密度的提高。采用BGA貼裝能使產(chǎn)品的平均線路長(zhǎng)度縮短,改善了組件的電氣性能和熱性能。BGA貼裝方式是大規(guī)模集成電路提高I/O端子數(shù)量、提高裝配密度、改善電氣性能的最佳選擇[4]。
比較QFP和BGA貼裝的集成電路,如圖4所示。(a)圖所示的QFP貼裝芯片,從器件本體四周“單線性”順序引出翼形電極,因此導(dǎo)致其電極引腳之間的距離不能太小,I/O電極引腳數(shù)目受到限制。若要提高芯片的集成度,必然使電路的I/O電極增加,而電極引腳間距的限制導(dǎo)致芯片的貼裝面積變大。BGA方式貼裝的大規(guī)模集成電路如圖4(b)所示。BGA貼裝是將原來(lái)器件PLCC/QFP貼裝的J形或翼形電極引腳,改變成球形引腳,把從器件本體四周“單線性”順列引出的電極,改變成本體底面之下“全平面”式的格柵陣排列。這樣既可以疏散引腳間距,又能夠增加引腳數(shù)目,相同功能的大規(guī)模集成電路,BGA貼裝的尺寸比QFP的貼裝要小得多,提高了在PCB電路板上的裝配密度。正是由于上述優(yōu)勢(shì),目前200個(gè)以上I/O端子數(shù)的大規(guī)模集成電路大多采用BGA貼裝方式,這種集成電路已經(jīng)被大量使用在現(xiàn)代電子整機(jī)產(chǎn)品中。
圖4 QFP和BGA貼裝的集成電路比較
綜上所述,SMD器件各種貼裝方式的正確選擇與否,決定了組件的電氣性能和熱性能是否良好、平均線路長(zhǎng)度能否縮短、大規(guī)模集成電路I/O端子數(shù)量能否提高、裝配密度能否提高。SMD器件貼裝方式對(duì)于電路組件集成度的提高、電子產(chǎn)品的小型化和高可靠性具有決定性的作用。
[1]廖芳.電子產(chǎn)品制作工藝與實(shí)訓(xùn)[M].北京:電子工業(yè)出版社.2010:134—135
[2]張沛泓,王松林.SMT 車(chē)間MES 中飛針測(cè)試儀的數(shù)據(jù)分析和采集[J].中國(guó)科技信息.2008 (10):113
[3]鄭冰.關(guān)于電子裝配表面安裝技術(shù)的研究[J].廣西輕工業(yè).2010(9):52-53
[4]王玉龍,孫守紅.密腳間距 QFP集成電路引線成形工藝研究[J].電子工藝技術(shù).2010(6): 341-343
SMD Surface Mount Device Placement Process
LI Yongqing
Institute of Technology ,Tieling Teachers College, Tieling Liaoning, 112000,China
For the current electronic component placement process a high degree of popularity, SMD surface mount device is used a lot of the status quo, through the introduction of SMD surface mount devices, discrete devices were investigated SMD, SMD integrated circuits and VLSI placement method , to compare a variety of mounting methods, with the best placement process plan.
10.3969/j.issn.1001-8972.2011.16.048
遼寧省教育科學(xué)“十一五”規(guī)劃項(xiàng)目(項(xiàng)目號(hào):J G 0 8 D B 2 2 5),課題主持人:李永清
李永清(1966-),女,遼寧鐵嶺人,副教授,主要從事應(yīng)用電子技術(shù)、電氣自動(dòng)化方向的教學(xué)與研究。