楊明極,呂鑫淼,呂鑫磊,2
(1.哈爾濱理工大學(xué)測(cè)控技術(shù)與通信工程學(xué)院,黑龍江 哈爾濱 150080;2.中國(guó)石油天然氣集團(tuán)公司大慶石化分公司,黑龍江 大慶 163714)
責(zé)任編輯:任健男
隨著人們生活水平的提高,對(duì)高清視頻的質(zhì)量與效果提出了更高的要求。因此,由TI公司研制生產(chǎn)的基于達(dá)芬奇技術(shù)的高性能TMS320DM6467(簡(jiǎn)稱DM6467)數(shù)字媒體處理器孕育而生,它具有ARM+DSP的雙核結(jié)構(gòu),簡(jiǎn)化了系統(tǒng)總體的設(shè)計(jì)難度[1-2]。其強(qiáng)大的控制與運(yùn)算功能,配合高清視頻解碼器TVP7002與高清/標(biāo)清視頻編碼器ADV7343使用,滿足了高清視頻開發(fā)的要求。
DM6467充分利用了TI的達(dá)芬奇技術(shù),以滿足網(wǎng)絡(luò)媒體的編碼和解碼處理的下一代數(shù)字媒體需求的嵌入式設(shè)備。DM6467具有雙核架構(gòu),包含TMS320C64x+DSP內(nèi)核和ARM926EJ-S內(nèi)核,提供豐富而又強(qiáng)大的DSP和精簡(jiǎn)指令集計(jì)算機(jī)(RISC)技術(shù)。ARM926EJ-S是32位RISC處理器內(nèi)核,執(zhí)行32位或16位指令和32位,16位或8位數(shù)據(jù)程序。該內(nèi)核采用流水線技術(shù),使處理器和內(nèi)存系統(tǒng)的所有部分都可連續(xù)工作。系統(tǒng)框圖如圖1所示。
TMS320DM6467數(shù)字媒體處理器包括2個(gè)可編程的高清視頻圖像協(xié)處理器引擎,VPIF視頻接口有4個(gè)通道Channel0,Channel1,Channel2,Channel3。2 個(gè)輸入采集通道Channel0和Channel1為2路8 bit標(biāo)準(zhǔn)清晰度視頻或同為1路16 bit高清晰度視頻。2個(gè)輸出顯示通道Channel2和Channel3為2路8 bit標(biāo)準(zhǔn)清晰度視頻或同為1路16 bit高清晰度視頻。
ADV7343是TI公司生產(chǎn)的一款高清標(biāo)清兼容的視頻編碼器。它適用于高清和標(biāo)清視頻信號(hào)的DA變換。ADV7343 共有24 bit數(shù)字視頻輸入接口 S[7-0],Y[7-0],C[7-0],支持 4∶2∶2 YCbCr(SD,ED,HD),4∶4∶4 YCbCr(ED,HD),4∶4∶4 RGB(SD,ED,HD)的數(shù)字視頻輸入;共有6路模擬視頻輸出通道,可以輸出CVBS,YPbPr,RGB格式的模擬視頻信號(hào)。ADV7343的工作模式由I2C對(duì)其內(nèi)部寄存器編程實(shí)現(xiàn)。
VPIF視頻接口作為標(biāo)清視頻輸出時(shí)利用Channel2輸出8 bit的4∶2∶2 YCbCr數(shù)字視頻信號(hào),與解碼器ADV7343 的 S[7-0]引 腳 相 連,VPIF 的 時(shí) 鐘 引 腳VPIF_CLKOUT2與 ADV7343的 CLK_INA相連,提供27 MHz的時(shí)鐘。該部分為標(biāo)清視頻輸出擴(kuò)展,針對(duì)高清視頻可去掉。VPIF視頻接口作為高清視頻輸出時(shí)利用Channel2和 Channel3 輸出16 bit 4∶2∶2 YCbCr(Channel 2作為8 bit亮度信號(hào)Y,Channel3作為8 bit色差信號(hào)CbCr)數(shù)字視頻信號(hào),與解碼器ADV7343的Y[7-0]和C[7-0]引腳相連,VPIF 的時(shí)鐘引腳 VPIF_CLKOUT2和VPIF_CLKOUT3分別與ADV7343的CLKIN_A和CLKIN_B相連,提供74.25 MHz的時(shí)鐘。標(biāo)清與高清視頻輸出復(fù)用采用TI公司的SN74CBT16214與SN74CBTLV3384芯片。這2種芯片的使能是通過TMS320DM6467通過I2C總線控制CPLD實(shí)現(xiàn)的。視頻輸出系統(tǒng)硬件連接如圖2所示。
圖1 DM6467處理器系統(tǒng)框圖
圖2 TMS320DM6467與ADV7343的硬件連接示意圖
DM6467通過I2C總線控制CPLD使VIDOUT_S0和VIDOUT_OEn為高電平。VIDOUT_S1為低電平時(shí),SN74CBT16214的A與1B導(dǎo)通,SN74CBTLV3384不使能,此時(shí)系統(tǒng)是標(biāo)清視頻輸出;當(dāng)CPLD使VIDOUT_S0和VIDOUT_OEn電平為低,VIDOUT_S1為高電平時(shí),SN74CBT16214的A與2B導(dǎo)通,SN74CBTLV3384使能,此時(shí)系統(tǒng)是高清視頻輸出。
經(jīng)ADV7343解碼輸出的模擬視頻信號(hào)需要經(jīng)過視頻信號(hào)放大器才能與顯示設(shè)備相連。高清視頻放大器采用TI公司的THS7303,標(biāo)清視頻放大器采用THS7314。放大器硬件連接如圖3、圖4所示。
圖3 THS7303的硬件連接示意圖
圖4 THS7314的硬件連接示意圖
TVP7002是TI公司的一款高清視頻解碼器,用于高清視頻信號(hào)的A/D變換。
TVP7002共有30 bit數(shù)字視頻輸出接口R[9-0],G[9-0],B[9-0],支持480i,576i,480p,576p,720p,1080i,1080p等多種視頻標(biāo)準(zhǔn),支持帶有嵌入式定時(shí)基準(zhǔn)碼的20 bit4∶2∶2 輸出,支持RGB/YCbCr4∶4∶4 和YCbCr4∶2∶2 輸出模式,支持RGB到Y(jié)CbCr色度空間變換。TVP7002的工作模式由I2C對(duì)其內(nèi)部寄存器編程實(shí)現(xiàn)。
高清視頻采集系統(tǒng)中 TVP7002 的 G[9-2]和 B[9-2]分別與VPIF的視頻采集通道Channe 2和Channel3相連接。通過I2C總線對(duì)其內(nèi)部寄存器進(jìn)行控制,使G[9-2]和B[9-2]輸出8 bit亮度信號(hào)Y和8 bit色差信號(hào)CbCr。TVP7002的 DATACLK引腳 VPIF_CLKIN0相連,提供74.25 MHz的時(shí)鐘。標(biāo)清采視頻集系統(tǒng)采用TVP5147M1,支持NTSC,PAL,SECAM等多種彩色制式,使用簡(jiǎn)單方便。
該部分為擴(kuò)展功能,針對(duì)高清視頻研究可去掉。標(biāo)清與高清視頻輸如復(fù)用采用2個(gè)SN74CBT16214芯片。該芯片的使能是通過DM6467通過I2C總線控制CPLD實(shí)現(xiàn)的。視頻輸入系統(tǒng)硬件連接如圖5所示。
圖5 DM6467與TVP7002的硬件連接示意圖
DM6467通過I2C總線控制CPLD使VIDINL_S1和VIDINH_S1為高電平,VIDINL_S0和VIDINH_S0為低電平時(shí),SN74CBT16214的A與B2同時(shí)導(dǎo)通,此時(shí)系統(tǒng)是高清視頻輸入;當(dāng)CPLD使VIDINL_S1和VIDINH_S1為低電平,VIDINL_S0和VIDINH_S0為高電平時(shí),SN74CBT16214的A與1B導(dǎo)通,此時(shí)系統(tǒng)是CVBS標(biāo)清視頻輸入與SVideo標(biāo)清視頻輸入。
模擬視頻信號(hào)進(jìn)入TVP7002之前,需經(jīng)過視頻緩沖器進(jìn)行濾波與增強(qiáng)。視頻緩沖器采用TI公司生產(chǎn)的THS7353。緩沖器硬件連接如圖6所示。
圖6 THS7353的硬件連接示意圖
本文著重介紹了DM6467處理器的VPIF視頻接口,并選用了高清視頻解碼器TVP7002和高清/標(biāo)清視頻編碼器ADV7343設(shè)計(jì)出視頻顯示采集系統(tǒng)。該系統(tǒng)實(shí)現(xiàn)了模擬高清視頻輸出YPbPr,模擬標(biāo)清視頻輸出CVBS和S-Video;標(biāo)清模擬視頻輸入 NTSC,PAL,CVBS,高清模擬視頻輸入YPbPr,在數(shù)字視頻服務(wù)與監(jiān)控領(lǐng)域有著廣闊發(fā)展。
[1]達(dá)芬奇處理器實(shí)現(xiàn)實(shí)時(shí)高清視頻轉(zhuǎn)碼[EB/OL].[2010 -10 -20].http://article.ednchina.com/CE/20080101074500.htm.
[2]Texas Instruments.DaVinci technology background & specifications[EB/OL].[2010-11-20].http://focus.ti.com.cn/cn/general/docs/lit/getliterature.tsp?literatureNumber=sprt401a&fileType=pdf.
[3]成嘉,張文雄,李善勁.基于達(dá)芬奇技術(shù)的H.264視頻編碼器的實(shí)現(xiàn)[J].電視技術(shù),2007,31(12):34 -36.