基于TS101的SAR回波信號(hào)模擬器設(shè)計(jì)與實(shí)現(xiàn)

潘勇先

摘 要：針對(duì)SAR系統(tǒng)的測(cè)試要求，設(shè)計(jì)了一套基于DSP處理器TS101的SAR回波模擬器。該模擬器采用標(biāo)準(zhǔn)的CPCI 6U板。利用CPCI總線技術(shù)實(shí)現(xiàn)人機(jī)交互，能夠根據(jù)目標(biāo)回波參數(shù)生成所需的SAR回波數(shù)據(jù)，并通過DSP的鏈路口輸出兩路正交回波信號(hào)。測(cè)試結(jié)果表明，該模擬器生成的回波信號(hào)質(zhì)量高，實(shí)時(shí)性強(qiáng)，能夠滿足SAR系統(tǒng)測(cè)試的需求，具有很高的工程應(yīng)用價(jià)值。

關(guān)鍵詞：SAR； 回波信號(hào)模擬器； TS101； CPCI總線

中圖分類號(hào)：TN911-34

文獻(xiàn)標(biāo)識(shí)碼：A

文章編號(hào)：1004-373X(2011)09-0060-03

Design and Implement of SAR Echo Signal Simulator Based on TS101

PAN Yong-xian

(No. 38 Institute of CETC, Hefei 230088, China)

Abstract： To meet the testing requirements of SAR system, a SAR echo signal simulator based on TS101 was designed. The standard compact PCI 6U board is adopted in the simulator. The human-computer interaction is realized with compact PCI bus tecnology. The SAR echo data can be generated according to the target echo parameters. Moreover, the simulator can output two orthogonal echo signals through link ports of TS101. The test results show that the quality of the echo signal generated by the simulator is good and can meet the requirements of the SAR system testing.

Keywords： SAR; echo signal simulator; TS101; CPCI bus

0 引 言

合成孔徑雷達(dá)(Synthetic Aperture Radar,SAR)是一種高分辨率微波成像雷達(dá)［1］，可以全天候、全天時(shí)的利用微波照射獲得地面目標(biāo)的散射信息，是獲取地面信息的重要手段，因而在軍用和民用領(lǐng)域中都獲得了廣泛的應(yīng)用。合成孔徑雷達(dá)模擬技術(shù)是一種用模擬的方法來研究SAR的技術(shù)，在SAR的研究和研制工作中具有十分重要的作用［2-3］。該技術(shù)能模擬出SAR的回波，用于SAR系統(tǒng)性能的檢驗(yàn)以及測(cè)試，并能評(píng)估各種成像算法，分析出建立在不同模型上的算法的有效性。近年來，國內(nèi)外許多院校和科研機(jī)構(gòu)都投入了大量的人力和物力進(jìn)行合成孔徑雷達(dá)模擬技術(shù)的研究。伴隨著SAR的研究與發(fā)展，與之相應(yīng)的模擬器研制也取得了豐碩成果。其中，在硬件上實(shí)現(xiàn)高速數(shù)據(jù)處理是其關(guān)鍵技術(shù)之一。對(duì)于高分辨率、大測(cè)繪帶合成孔徑雷達(dá)模擬器來說，數(shù)據(jù)存儲(chǔ)器容量也是要面臨的另一個(gè)問題。針對(duì)合成孔徑雷達(dá)實(shí)時(shí)信號(hào)處理所要求的大數(shù)據(jù)吞吐能量、強(qiáng)數(shù)據(jù)計(jì)算能力，需要尋求一種基于高速數(shù)字電路的解決途徑。

TS101是美國AD公司最新推出的TigerSHARC系列DSP芯片，采用DMA引擎，主要針對(duì)嵌入式實(shí)時(shí)應(yīng)用。TigerSHARC DSP有兩個(gè)獨(dú)立的32位處理器核，或者多指令多數(shù)據(jù)流(MIMD)結(jié)構(gòu)。每個(gè)處理單元都能在單周期執(zhí)行一次乘法，以及加法，對(duì)于300 MHz的ADSP TS101S，每個(gè)周期能產(chǎn)生6個(gè)FLOP，峰值處理器能力達(dá)到1800 MFLOPs。TigerSHARC為多種信號(hào)處理設(shè)計(jì)，提供了64位的共享系統(tǒng)總線和4個(gè)鏈路口。數(shù)據(jù)在外部總線上的傳輸率可以達(dá)到800 MB/s。此外，數(shù)據(jù)也可以通過鏈路口傳輸，每個(gè)鏈路口的傳輸率達(dá)到250 MB/s。整個(gè)TigerSHARC芯片的I/O帶寬達(dá)到［4］1 800 MB/s。選用的實(shí)時(shí)信號(hào)處理板基于標(biāo)準(zhǔn)的CPCI總線，由4片 TS101構(gòu)成共享總線的并行處理器，DSP之間采用鏈路口通信。板上內(nèi)存擴(kuò)展到了2 GB，滿足了SAR信號(hào)模擬器要求的大存儲(chǔ)容量和強(qiáng)計(jì)算能力。

1 SAR回波模擬器的原理及實(shí)現(xiàn)

1.1 SAR回波信號(hào)模擬器的原理

從上述高分辨率SAR模擬系統(tǒng)的技術(shù)分析可以看出，高分辨率模擬器設(shè)計(jì)必須解決速度和容量的問題。本文提出基于DSP的系統(tǒng)實(shí)現(xiàn)方法，SAR回波模擬器的原理框圖如圖1所示。從原理框圖可以看出，本系統(tǒng)可分為四大部分：回波信號(hào)產(chǎn)生、D/A轉(zhuǎn)換、正交調(diào)制、上變頻。其中SAR回波信號(hào)產(chǎn)生是該系統(tǒng)的重要組成部分，利用CPU主板，可以通過連接顯示設(shè)備，利用人機(jī)界面，對(duì)各種場(chǎng)景參數(shù)進(jìn)行實(shí)時(shí)設(shè)置，通過CPCI總線傳送至通用信號(hào)處理板上的DSP處理器，由DSP實(shí)時(shí)計(jì)算SAR回波脈沖，然后經(jīng)過D/A變換、正交調(diào)制和上變頻到接收機(jī)。

圖1 SAR信號(hào)模擬器原理框圖

1.2 SAR回波信號(hào)模擬器的系統(tǒng)硬件組成

SAR回波信號(hào)實(shí)時(shí)產(chǎn)生的重點(diǎn)在于實(shí)時(shí)信號(hào)處理機(jī)，在實(shí)時(shí)信號(hào)處理系統(tǒng)設(shè)計(jì)選型中，必須根據(jù)系統(tǒng)要求選擇合適的高速DSP處理器完成系統(tǒng)要求的任務(wù)。實(shí)時(shí)信號(hào)處理機(jī)主要硬件由多塊DSP信號(hào)處理板卡、CPU主板、DAC板卡、標(biāo)準(zhǔn)CPCI機(jī)箱和電源、顯示監(jiān)視設(shè)備CRT等構(gòu)成。針對(duì)合成孔徑雷達(dá)實(shí)時(shí)信號(hào)處理所要求的大數(shù)據(jù)吞吐能量、強(qiáng)數(shù)據(jù)計(jì)算能力，決定選用美國AD公司的TS101芯片作為實(shí)時(shí)信號(hào)處理機(jī)的DSP處理芯片。綜合各種因素，最終選擇的DSP信號(hào)處理板卡如圖2所示。

圖2 TigerSHARC通用處理板系統(tǒng)框圖

該板單板可以提供7.2 GFLOPs 處理能力，2 GB的擴(kuò)展內(nèi)存；板卡形式是標(biāo)準(zhǔn)的CPCI 6U板卡，完全滿足SAR實(shí)時(shí)回波處理對(duì)實(shí)時(shí)處理能力和大內(nèi)存的需求。

1.3 SAR回波信號(hào)模擬器的算法流程

實(shí)時(shí)SAR回波產(chǎn)生算法不同于事后處理算法，它必須在滿足指標(biāo)要求的情況下，充分滿足實(shí)時(shí)性的問題。算法的設(shè)計(jì)同時(shí)需要考慮到硬件的結(jié)構(gòu)，充分利用硬件平臺(tái)的結(jié)構(gòu)設(shè)計(jì)算法。對(duì)于實(shí)時(shí)SAR回波產(chǎn)生算法還需要根據(jù)不同的平臺(tái)環(huán)境，要求合理選擇，簡(jiǎn)化和優(yōu)化算法，以便達(dá)到實(shí)時(shí)性的要求。在兼顧性能的基礎(chǔ)上，選擇了最合適的二維卷積回波產(chǎn)生算法，避免了繁雜的循環(huán)迭代。該算法流程圖如圖3所示。

圖3 二維卷積算法流程示意圖

2 SAR回波模擬器的系統(tǒng)仿真試驗(yàn)

2.1 應(yīng)用性能要求估算及系統(tǒng)運(yùn)算速度測(cè)試

選定通用可編程實(shí)時(shí)信號(hào)處理機(jī)仿真了SAR回波信號(hào)產(chǎn)生算法。在1 m×1 m分辨率下，場(chǎng)景取8 192×4 096點(diǎn)，距離向取16 384點(diǎn)，方位向取4 096點(diǎn)。從雷達(dá)參數(shù)計(jì)算可以得到，方位向需處理的數(shù)據(jù)為2×4×8 192×4 096＝256 MB。由此可以得到應(yīng)用對(duì)系統(tǒng)內(nèi)存的要求為：原始數(shù)據(jù)存儲(chǔ)256 MB。選擇的通用可編程實(shí)時(shí)信號(hào)處理機(jī)單板內(nèi)存為2 GB，完全滿足需要。

在明確了系統(tǒng)滿足性能要求后，需要驗(yàn)證系統(tǒng)是否滿足實(shí)時(shí)性的運(yùn)算速度要求。SAR雷達(dá)信號(hào)產(chǎn)生算法主要運(yùn)算是進(jìn)行FFT運(yùn)算，同時(shí)在評(píng)估不同板卡性能的時(shí)候，F(xiàn)FT速度的比較也是衡量系統(tǒng)性能的主要指標(biāo)之一。其速度如表1所示。運(yùn)行速度均為讀取程序運(yùn)行前后TS101片內(nèi)CCNT時(shí)鐘寄存器的差值，運(yùn)行3次，取均值的結(jié)果。對(duì)300 MHz TS101芯片來說，實(shí)際運(yùn)行時(shí)間為：周期數(shù)×3.3 ns。

表1 FFT運(yùn)行速度

點(diǎn)數(shù) /點(diǎn)32 76816 3848 1924 0962 0481 024

FFT496 950215 13099 92346 18621 3479 834

為了驗(yàn)證本系統(tǒng)對(duì)SAR信號(hào)產(chǎn)生算法整體運(yùn)算時(shí)間性能的評(píng)估，測(cè)試了一次完成的時(shí)間。SAR回波產(chǎn)生算法主要內(nèi)容：先距離向卷積、存儲(chǔ)，再方位向卷積。距離向按16 384點(diǎn)處理，方位向按4 096點(diǎn)處理，測(cè)試單板處理共花費(fèi)的時(shí)間為2.146 963 s。從試驗(yàn)結(jié)果可以看出，采用由一塊處理板卡組成的通用可編程實(shí)時(shí)信號(hào)處理機(jī)系統(tǒng)可以實(shí)現(xiàn)0.524 ms產(chǎn)生一個(gè)模擬回波脈沖，達(dá)到實(shí)時(shí)處理要求(要求1 ms產(chǎn)生一個(gè)模擬回波脈沖)。

2.2 實(shí)際試驗(yàn)結(jié)果

采用本套系統(tǒng)對(duì)兩幅圖片進(jìn)行了反演測(cè)試。圖4，圖5是對(duì)模擬的回波進(jìn)行SAR成像的結(jié)果。

圖4 海濱光學(xué)圖片反演成像圖

圖5 城市SAR回波成像圖

3 結(jié) 語

SAR回波信號(hào)模擬器采用的板卡是標(biāo)準(zhǔn)CPCI 6U板，可裁減性和可擴(kuò)充性好； 而且單板內(nèi)存已經(jīng)擴(kuò)展到

了2 GB，大的內(nèi)存意味著可以模擬更加復(fù)雜的場(chǎng)景，得到更好的模擬效果。采用基于DSP的通用處理板來實(shí)現(xiàn)模擬器，使得模擬器能夠?qū)崟r(shí)、靈活、方便地產(chǎn)生所需的各種回波信號(hào)。該模擬器在對(duì)SAR信號(hào)處理機(jī)的調(diào)試過程中取得了良好的效果。

參考文獻(xiàn)

［1］張澄波.合成孔徑雷達(dá)［M］.北京：科學(xué)出版社，1989.

［2］姜祝，韓松.基于LabVIEW的機(jī)載SAR回波模擬器設(shè)計(jì)［J］.電子測(cè)量技術(shù)，2009，32(7)：98-101.

［3］Analog Devices. ADSP-TS101 TigerSHARC processor programming reference [M]. USA: Analog Devices, 2003.

［4］劉書明，羅勇江.ADSP TS20XS系列DSP原理與應(yīng)用設(shè)計(jì)［M］.北京：電子工業(yè)出版社，2007.

［5］劉永坦.雷達(dá)成像技術(shù)［M］.哈爾濱：哈爾濱工業(yè)大學(xué)出版社，1999.

［6］Analog Devices. ADSP-TS101 TigerSHARC processor hardware reference [M]. USA: Analog Devices, 2003.

［7］竺紅偉.基于TS101的SAR成像實(shí)時(shí)信號(hào)處理機(jī)設(shè)計(jì)［D］.西安：西安電子科技大學(xué)，2006.

［8］劉書明，蘇濤，羅軍輝.TigerSHARC DSP應(yīng)用系統(tǒng)設(shè)計(jì)［M］.北京：電子工業(yè)出版社，2004.

［9］吳淑泉，姜發(fā)玉，李韜.高分辨率合成孔徑雷達(dá)視頻模擬器研究［J］.系統(tǒng)仿真學(xué)報(bào)，2006，18(2)：347-348.

［10］張宏榮，唐月生，孫龍.SAR欺騙干擾信號(hào)仿真［J］.雷達(dá)科學(xué)與技術(shù)，2007，5(6)：455-459.

注：本文中所涉及到的圖表、注解、公式等內(nèi)容請(qǐng)以PDF格式閱讀原文