基于FPGA機(jī)載實(shí)時(shí)視頻圖形處理系統(tǒng)的設(shè)計(jì)

尤 力，夏偉杰，周建江

(南京航空航天大學(xué)電子信息工程學(xué)院，江蘇南京 210016)

隨著科技的高速發(fā)展，飛機(jī)對(duì)機(jī)載電子系統(tǒng)提出了越來(lái)越高的要求，飛機(jī)性能的改善在很大程度上依賴于機(jī)載電子系統(tǒng)性能的提升。在飛行器機(jī)載電子系統(tǒng)中，顯示系統(tǒng)是飛機(jī)與飛行員進(jìn)行人機(jī)交互的橋梁，它將各種飛行參數(shù)轉(zhuǎn)換為視覺(jué)信息，顯示在顯示器上。飛行員可以實(shí)時(shí)讀取這些信息，從而做出判斷[1]。

文中設(shè)計(jì)了某機(jī)載視頻圖形處理系統(tǒng)的硬件電路部分，視頻圖形處理系統(tǒng)是機(jī)載顯示系統(tǒng)的子系統(tǒng)，用于在機(jī)載顯示器上顯示高像素的圖形與外部輸入視頻疊加形成的視頻信號(hào)。系統(tǒng)以Xilinx公司的Virtex-5 XC5VFX70T FPGA為核心處理器，搭配多種外圍視頻處理芯片，實(shí)現(xiàn)了對(duì)高清視頻的縮放、格式轉(zhuǎn)換和疊加高像素圖形符號(hào)等多種處理功能，并且具有較高的實(shí)時(shí)性。

1 系統(tǒng)概況

1.1 系統(tǒng)需求

機(jī)載視頻圖形處理系統(tǒng)的主要功能是接收多種格式的外部視頻信號(hào)，生成點(diǎn)陣式字符信號(hào)，進(jìn)行視頻格式的轉(zhuǎn)換，并可輸出生成字符與外視頻疊加的視頻信號(hào)[2]。

系統(tǒng)接收 PAL(Phase Alternating Line，逐行倒相)、DVI(Digital Visual Interface，數(shù)字視頻接口)制式的視頻信號(hào)和PCI-E(Peripheral Component Interconnect-Express，擴(kuò)展外設(shè)部件互連標(biāo)準(zhǔn))視頻信號(hào)，對(duì)視頻進(jìn)行縮放、格式轉(zhuǎn)換等處理后，疊加上高像素的圖形，并按要求輸出合成的視頻信號(hào)。

1.2 總體方案設(shè)計(jì)

結(jié)合系統(tǒng)需求，確定系統(tǒng)的總體設(shè)計(jì)方案為:以Xilinx公司的Virtex-5 XC5VFX70T FPGA為核心處理器，利用其強(qiáng)大邏輯資源和豐富的IP核，配以相應(yīng)的外部電路，構(gòu)建出一個(gè)靈活、簡(jiǎn)潔、可靠的機(jī)載視頻圖形處理系統(tǒng)的嵌入式硬件模塊。利用XC5VFX70T中內(nèi)嵌的Power PC440硬核處理器，在該處理器上移植美國(guó)風(fēng)河公司的Vxworks操作系統(tǒng)，通過(guò)操作系統(tǒng)管理網(wǎng)絡(luò)和PCI-E等接口，并在操作系統(tǒng)的基礎(chǔ)上，實(shí)現(xiàn)相應(yīng)的圖形操作及視頻處理API(Application Programming Interface，應(yīng)用程序編程接口)函數(shù)，用戶的應(yīng)用程序通過(guò)調(diào)用API函數(shù)來(lái)構(gòu)建最終的視頻輸出。

2 系統(tǒng)硬件模塊設(shè)計(jì)

2.1 硬件整體架構(gòu)

根據(jù)設(shè)計(jì)要求，選擇XC5VFX70T FPGA作為核心處理器，該處理器采用65 nm工藝制造，是專為嵌入式應(yīng)用而開(kāi)發(fā)的。處理器內(nèi)置主頻550 MHz的PowerPC 440內(nèi)核、PCI-E端點(diǎn)和以太網(wǎng)等模塊[3]。系統(tǒng)硬件部分還包括視頻編解碼芯片，DDR2視頻緩存，PowerPC外存等外圍電路，整個(gè)系統(tǒng)的硬件框圖如圖1所示。

圖1 系統(tǒng)硬件框圖

2.2 視頻流圖

系統(tǒng)主要用于接收、處理并發(fā)送各種視頻信號(hào)，系統(tǒng)中視頻的流圖如圖2所示。由圖中可知，系統(tǒng)能接收1路DVI視頻，4路PAL視頻和1路PCI-E視頻，視頻經(jīng)過(guò)專門的解碼器后，由FPGA對(duì)它們進(jìn)行處理，然后通過(guò)相應(yīng)的視頻編碼器輸出視頻信號(hào)。

圖2 系統(tǒng)視頻流向圖

2.3 DVI視頻編解碼模塊設(shè)計(jì)

系統(tǒng)的DVI視頻解碼采用TI公司的DVI解碼芯片TFP401實(shí)現(xiàn)，該芯片滿足DVI1.0規(guī)范，最高支持1 600×1 200分辨率，支持24位真彩色視頻[4]。另外考慮到機(jī)載視頻信號(hào)源與DVI接收器之間距離較遠(yuǎn)，長(zhǎng)線傳輸時(shí)信號(hào)的高頻分量比低頻分量衰減得更多，因此在DVI輸入信號(hào)解碼前加入均衡器以實(shí)現(xiàn)頻譜的均衡化，減小信號(hào)失真。系統(tǒng)采用美國(guó)國(guó)家半導(dǎo)體公司的DS16EV5110實(shí)現(xiàn)DVI視頻信號(hào)的頻譜均衡化，該芯片可以對(duì)DVI視頻信號(hào)的每一數(shù)據(jù)通道設(shè)定不同的均衡增益，具有高度的靈活性，可以有效減小信號(hào)的碼間串?dāng)_[5]。

系統(tǒng)的DVI視頻輸出功能采用TI公司的DVI編碼芯片TFP410實(shí)現(xiàn)，該芯片滿足DVI1.0規(guī)范，最高支持1 600×1 200分辨率，支持24位真彩色視頻[6]。

2.4 PAL視頻編解碼模塊設(shè)計(jì)

為便于PAL視頻信號(hào)的長(zhǎng)線傳輸，系統(tǒng)采用差分信號(hào)傳輸PAL視頻。由于標(biāo)準(zhǔn)的PAL信號(hào)為單端信號(hào)，因此系統(tǒng)在PAL信號(hào)接收端采用美國(guó)AD公司的差分接收放大器AD8130來(lái)實(shí)現(xiàn)差分PAL信號(hào)轉(zhuǎn)換成標(biāo)準(zhǔn)單端PAL信號(hào)，而在PAL信號(hào)發(fā)送端則采用AD公司的高速差分驅(qū)動(dòng)器AD8131實(shí)現(xiàn)單端PAL信號(hào)轉(zhuǎn)換成差分信號(hào)。

系統(tǒng)采用AD公司的PAL解碼芯片ADV7184對(duì)單端PAL視頻信號(hào)進(jìn)行解碼，該芯片具有12個(gè)模擬輸入通道，內(nèi)置4個(gè)10位ADC，實(shí)際解碼后視頻信號(hào)支持 ITU-R BT.656 標(biāo)準(zhǔn)(YCrCb 4:2:2)[7]，經(jīng)色彩空間轉(zhuǎn)換后R、G、B分量均可達(dá)到8位分辨率，即PAL視頻解碼后可達(dá)24位真彩色。

系統(tǒng)采用AD公司的PAL編碼芯片ADV7179來(lái)實(shí)現(xiàn) PAL視頻信號(hào)的輸出，該芯片支持 ITU-R BT.656標(biāo)準(zhǔn)的標(biāo)準(zhǔn)數(shù)字視頻輸入，與PAL解碼芯片ADV7184實(shí)現(xiàn)了很好的兼容，使得系統(tǒng)對(duì)PAL信號(hào)進(jìn)行處理較為方便。ADV7179內(nèi)置3個(gè)10位DAC，編碼后輸出視頻支持24位真彩色[8]。

2.5 DDR2視頻緩存模塊設(shè)計(jì)

由于系統(tǒng)中需要對(duì)輸入的視頻進(jìn)行疊加字符及幀速率轉(zhuǎn)換等處理，因此需要對(duì)輸入的視頻數(shù)據(jù)進(jìn)行緩存。選擇美國(guó)Microsemi公司的DDR2 SDRAM芯片W3H32M72E-400作為視頻緩存，該芯片存儲(chǔ)容量為256 MByte，傳輸速率為 50 MByte·s-1[9]。

系統(tǒng)中需要處理的視頻最高分辨率為1 600×1 200，因此一幀視頻數(shù)據(jù)包含1 920 000個(gè)數(shù)據(jù)點(diǎn)，即大約2×106個(gè)數(shù)據(jù)點(diǎn)，而每個(gè)數(shù)據(jù)點(diǎn)占2 Byte存儲(chǔ)空間，即一幀視頻約占4 MByte存儲(chǔ)空間。一片視頻緩存芯片最少可存儲(chǔ)64幀視頻數(shù)據(jù)，滿足一般的幀速率轉(zhuǎn)換算法的存儲(chǔ)空間需求。系統(tǒng)所選DDR2芯片的傳輸速率為50 MByte·s-1，因此視頻最高傳輸速率為50×64/4=800幀·s-1。而系統(tǒng)中視頻的最高刷新率為60 Hz，視頻的最高傳輸速率已遠(yuǎn)大于輸出視頻的最高顯示幀速率，符合系統(tǒng)的實(shí)時(shí)性要求。

3 測(cè)試結(jié)果及分析

在系統(tǒng)運(yùn)行試驗(yàn)中，XC5VFX70T選取時(shí)鐘頻率200 MHz，屏幕分辨率為1 600×1 200，系統(tǒng)分別對(duì)圖形生成和視頻處理等功能進(jìn)行了測(cè)試，并進(jìn)行了系統(tǒng)聯(lián)調(diào)。

在圖形生成測(cè)試中，測(cè)試結(jié)果圖如圖3所示，圖中分別顯示了反走樣直線、圓弧、圓和天地球，天地球上顯示了一個(gè)直立字符和一個(gè)旋轉(zhuǎn)字符，生成該幅畫面共耗時(shí) 984.6 μs，其中讀寫 DDR2 耗時(shí) 862.7 μs。當(dāng)屏幕刷新率為60 Hz時(shí)，一幅畫面允許的生成時(shí)間為16.7 ms，圖形生成滿足系統(tǒng)的實(shí)時(shí)性要求。

圖3 圖形生成測(cè)試結(jié)果圖

在視頻解碼、處理、編碼測(cè)試過(guò)程中，一幀視頻的處理時(shí)間最長(zhǎng)不超過(guò)3 ms，肉眼觀察各種格式的視頻輸出時(shí)無(wú)明顯時(shí)延，符合系統(tǒng)的實(shí)時(shí)性要求。在系統(tǒng)聯(lián)調(diào)中，系統(tǒng)能輸出疊加各種高像素符號(hào)圖形的高清視頻，輸出分辨率可達(dá)1 600×1 200，輸出視頻場(chǎng)頻可達(dá)60幀·s-1，輸出視頻質(zhì)量高而流暢，無(wú)明顯的干擾和延遲。

4 結(jié)束語(yǔ)

文中給出了基于FPGA的某機(jī)載實(shí)時(shí)視頻圖形處理系統(tǒng)的硬件電路總體設(shè)計(jì)方案，并詳細(xì)論證了系統(tǒng)中DVI視頻編解碼模塊，PAL視頻編解碼模塊以及DDR2視頻緩存模塊的硬件實(shí)現(xiàn)方法。系統(tǒng)選用了多種新型芯片，構(gòu)建了一個(gè)靈活、簡(jiǎn)潔、可靠的硬件平臺(tái)，實(shí)現(xiàn)了對(duì)DVI、PAL等多種制式的視頻的解碼，實(shí)時(shí)處理和編碼輸出，并且具有較強(qiáng)的擴(kuò)展性。系統(tǒng)測(cè)試結(jié)果表明，系統(tǒng)支持1 600×1 200分辨率，60幀·s-1刷新率，24位真彩色高清視頻的流暢處理，對(duì)1幀視頻的處理時(shí)間最長(zhǎng)不超過(guò)3 ms，能夠有效提高機(jī)載視頻圖形的處理速度，具有良好的應(yīng)用價(jià)值。

[1]舒若.機(jī)載電子綜合顯示系統(tǒng)圖形反走樣技術(shù)的研究[D].南京:南京航空航天大學(xué)，2003.

[2]馮杰.基于DSP的視頻數(shù)字化實(shí)時(shí)處理及LCD字符圖形發(fā)生軟件系統(tǒng)研制[D].南京:南京航空航天大學(xué)，2004.

[3]Xilinx Inc.Virtex-5 Family Overview(DS100 v5.0)[M].USA:Xilinx Inc，2009.

[4]Texas Instruments.TFP401A Datasheet(SLDS120B)[M].USA:Texas Instruments，2003.

[5]National Semiconductor Corporation.DS16EV5110A Datasheet[M].USA:National Semiconductor Corporation，2009.

[6]Texas Instruments.TFP410 Datasheet(SLDS145A)[M].USA:Texas Instruments，2002.

[7]Analog Devices.ADV7184 Datasheet[M].USA:Analog Devices，2007.

[8]Analog Devices.ADV7179 Datasheet[M].USA:Analog Devices，2009.

[9]Microsemi Corporation.W3H32M72E-XSB2X[M].USA:Microsemi Corporation，2010.