無(wú)鉛電子元器件的錫須風(fēng)險(xiǎn)評(píng)估與對(duì)策分析

聶國(guó)健，鄭敏貴，周軍連

（工業(yè)和信息化部電子第五研究所，廣東 廣州 510610）

1 引言

隨著環(huán)境保護(hù)意識(shí)的不斷提高，執(zhí)行可持續(xù)發(fā)展戰(zhàn)略，開(kāi)展環(huán)保設(shè)計(jì)，實(shí)施綠色制造等成為當(dāng)今社會(huì)發(fā)展的主題。自歐盟的環(huán)保指令發(fā)布以后，有毒有害物質(zhì)在電子產(chǎn)品的生產(chǎn)過(guò)程中被限制使用，電子元器件逐漸由傳統(tǒng)的有鉛轉(zhuǎn)變?yōu)闊o(wú)鉛。無(wú)鉛電子元器件已在全球商業(yè)和軍事市場(chǎng)獲得了全面應(yīng)用，但隨之也帶來(lái)了新的可靠性問(wèn)題，最為典型的就是 “錫須 （tin whiskers）” 現(xiàn)象。

錫須是電子電路板上的一種常見(jiàn)現(xiàn)象，它是從錫金屬表面自然生長(zhǎng)出來(lái)的發(fā)絲狀晶須。錫須生長(zhǎng)會(huì)連接相鄰電路，導(dǎo)致短路故障。傳統(tǒng)的防范錫須生長(zhǎng)的方法是在覆蓋材料和焊錫中加入鉛，以抑制錫的生長(zhǎng)。而無(wú)鉛電子元器件正因?yàn)橄拗剖褂勉U材料，使得錫須現(xiàn)象更為突出，與之相關(guān)的可靠性問(wèn)題也備受關(guān)注。

本文就無(wú)鉛電子元器件的錫須現(xiàn)象進(jìn)行機(jī)理分析，并探討了風(fēng)險(xiǎn)評(píng)估的方法以及防范和減緩措施。

2 錫須的產(chǎn)生機(jī)理

錫、鎘、鋅、銻、銦是晶須生長(zhǎng)的常見(jiàn)金屬，鉛、鐵、銀、金、鎳則很少。一般而言，錫須現(xiàn)象易出現(xiàn)在相對(duì)軟和延展性好的材料上，特別是低熔點(diǎn)金屬。

錫須是一種單晶體結(jié)構(gòu)的導(dǎo)電體，形成于金屬鍍層的表面，其形貌和尺寸隨錫合金組分的不同而不同，一般有直線型、扭曲型、溝狀型和交叉狀型等。不同錫合金的晶須現(xiàn)象及其典型圖例如表1和圖1所示。

表1 Sn-X合金的晶須案例

圖1 Sn-X合金晶須的SEM圖

國(guó)內(nèi)外學(xué)者通過(guò)大量的實(shí)驗(yàn)研究，提出了如下幾種錫須生長(zhǎng)機(jī)制：

a）重結(jié)晶機(jī)制

該機(jī)制認(rèn)為晶須的形成和生長(zhǎng)是從重結(jié)晶的晶粒上生長(zhǎng)出來(lái)的。Glazunova和Kudryavtsev[1]用鍍層熱處理后的晶粒生長(zhǎng)被抑制的現(xiàn)象證明鍍層晶粒的再結(jié)晶對(duì)晶須生長(zhǎng)有重要的影響作用。Kakeshita[2]等發(fā)現(xiàn)細(xì)晶粒Sn鍍層中的位錯(cuò)環(huán)數(shù)量比粗晶粒Sn鍍層中多，并據(jù)此推測(cè)晶須是在再結(jié)晶晶粒上長(zhǎng)出來(lái)的。

b）氧化層破裂機(jī)制

該機(jī)制認(rèn)為錫原子趨向于從高應(yīng)力區(qū)運(yùn)動(dòng)向低應(yīng)力區(qū)，從而形成晶須生長(zhǎng)的壓應(yīng)力梯度。晶須從表面氧化層薄弱的破裂處長(zhǎng)出，局部壓應(yīng)力得到釋放。例如：Cu6Sn5金屬間化合物 (IMC)的形成，是Cu/Sn鍍層結(jié)構(gòu)中晶須生長(zhǎng)的內(nèi)部壓應(yīng)力。當(dāng)表面錫氧化物存在缺陷或裂隙時(shí)，在內(nèi)部應(yīng)力的作用下，錫被擠壓出而形成錫須。

c）位錯(cuò)運(yùn)動(dòng)機(jī)制

該機(jī)制認(rèn)為擴(kuò)散運(yùn)動(dòng)產(chǎn)生的位錯(cuò)是晶須生長(zhǎng)的源頭。晶須鄰近區(qū)域的表面的氧化過(guò)程而產(chǎn)生反向表面張力，降低表面自由能，為其生長(zhǎng)提供驅(qū)動(dòng)力。有研究得出這樣的結(jié)論：晶須軸與位錯(cuò)的柏氏矢量平行。有學(xué)者則提出了晶須形成和生長(zhǎng)的螺旋位錯(cuò)模型，每個(gè)到達(dá)表面的完整位錯(cuò)環(huán)都使表面增加一個(gè)柏氏矢量的厚度。

基于上述機(jī)制，內(nèi)部應(yīng)力是錫須形成和生長(zhǎng)的主要驅(qū)動(dòng)力，其機(jī)理如圖2所示。

因此，電子元器件金屬鍍層表面錫須的形成原因與其制備工藝和使用過(guò)程密不可分。任意缺陷的引入或局部?jī)?nèi)應(yīng)力的形成，都可能成為錫須生長(zhǎng)的潛在誘因。與錫須生長(zhǎng)有關(guān)的潛在因素包括：鍍層的電鍍化學(xué)工藝、鍍層特性、基片特性、外部應(yīng)力、組裝工藝以及存儲(chǔ)環(huán)境條件 （見(jiàn)圖3）。其中，電鍍條件、鍍層厚度、基體材料、晶粒結(jié)構(gòu)以及存儲(chǔ)環(huán)境條件尤為敏感，對(duì)錫須的生長(zhǎng)速率具有決定作用。

圖2 錫須生長(zhǎng)機(jī)理

圖3 錫須形成因素

3 錫須風(fēng)險(xiǎn)分析

錫須是一種導(dǎo)電金屬，電子元器件中錫須的生長(zhǎng)容易形成潛在通路，引發(fā)電氣故障。綜合而言，錫須生長(zhǎng)引起的潛在風(fēng)險(xiǎn)主要表現(xiàn)為以下幾個(gè)方面：

a）永久性短路

當(dāng)錫須長(zhǎng)到足以橋接兩個(gè)不同的導(dǎo)體，并且在低電壓、高阻抗電路中電流不足以熔斷錫須時(shí)，便形成了永久性的短路。當(dāng)錫須的直徑較大時(shí)，這種現(xiàn)象較為常見(jiàn)。

b）短暫性短路

當(dāng)錫須直徑較小時(shí)，通過(guò)的短路電流超過(guò)其所能承受的電流 （一般為30 mA），錫須將被熔斷，形成間斷的短路脈沖，這種情況一般較難被發(fā)現(xiàn)。

c）殘屑污染

當(dāng)器件受到機(jī)械沖擊或震動(dòng)時(shí)，可能造成錫須從鍍層表面脫落，形成殘屑。一旦這些殘屑導(dǎo)電物質(zhì)顆粒自由運(yùn)動(dòng)，將會(huì)干擾敏感的光信號(hào)或微機(jī)電系統(tǒng)(MEMS)的正常運(yùn)行。此外，殘屑也可能造成橋接短路。

d）真空金屬蒸汽電弧

在真空 (或低氣壓)條件下，當(dāng)錫須傳送較大的電流 (幾個(gè)安培)或電壓 (大于12 V)時(shí)，錫須將蒸發(fā)成離子而產(chǎn)生電弧放電，傳送電流可高達(dá)200 A。電弧依靠鍍層表面的錫來(lái)維持，直到消耗完畢或停止電流輸入為止。這種現(xiàn)象容易發(fā)生在保險(xiǎn)管等器件內(nèi)或線路斷開(kāi)時(shí)，曾有一商業(yè)衛(wèi)星因發(fā)生此類問(wèn)題而導(dǎo)致衛(wèi)星偏離軌道。

隨著電子產(chǎn)品的小型化和高密度集成化，電子元器件的引腳間距越來(lái)越小，錫須故障率將越來(lái)越高，晶須風(fēng)險(xiǎn)成本也將進(jìn)一步擴(kuò)大，特別是在高可靠性要求的應(yīng)用領(lǐng)域，如：醫(yī)療、軍事和航天航空等，風(fēng)險(xiǎn)代價(jià)將更加昂貴。表2是部分典型高風(fēng)險(xiǎn)代價(jià)的錫須事故例子。

考慮到電子設(shè)備系統(tǒng)成本和任務(wù)關(guān)鍵性程度的不同，Pinsky和Lambert[3]提出了錫須生長(zhǎng)的等級(jí)劃分準(zhǔn)則，以區(qū)分不同應(yīng)用類型的錫使用要求，供電子設(shè)備制造商或使用者參考選用。劃分準(zhǔn)則總共包括5個(gè)容忍等級(jí)，典型的應(yīng)用系統(tǒng)類型如表3所示。

表2 典型的高風(fēng)險(xiǎn)錫須事故

表3 錫須容忍等級(jí)劃分

4 錫須風(fēng)險(xiǎn)對(duì)策

在無(wú)鉛電子產(chǎn)品中，錫須風(fēng)險(xiǎn)所帶來(lái)的損失具有不可預(yù)測(cè)性，使得錫須的生長(zhǎng)控制與風(fēng)險(xiǎn)防范變得尤為重要。總體而言，應(yīng)對(duì)錫須風(fēng)險(xiǎn)的策略應(yīng)包括研制階段的技術(shù)預(yù)防和使用階段的管理控制兩個(gè)方面。

從錫須形成機(jī)理方面考慮，研制階段抑制錫須生長(zhǎng)的技術(shù)途徑包括：

a）引入阻擋層

當(dāng)使用的基體材料為黃銅時(shí)，會(huì)加速錫須的生長(zhǎng)，同時(shí)錫與基體材料形成的IMC也會(huì)加速錫須的生長(zhǎng)。因此，在使用純錫鍍層時(shí)使用鎳作為下鍍層 （阻擋層），可有效地阻止銅向純錫鍍層擴(kuò)散，消除內(nèi)應(yīng)力，預(yù)防錫須生成。

b）采用 “暗錫”鍍層

研究表明，晶粒越小越有利于錫須生長(zhǎng)。暗錫鍍層的晶粒尺寸比亮錫更大，一般大于1 μm，鍍層的內(nèi)應(yīng)力更小，錫須生長(zhǎng)的幾率也就更低。

c）使用較厚的純錫鍍層

研究報(bào)告表明，純錫鍍層越厚，錫須生長(zhǎng)的幾率越低，一般要求達(dá)到10 μm以上，但厚度的增加會(huì)增加器件成本。

d）采用熱浸鍍層

熱浸鍍層的內(nèi)部應(yīng)力較小，可減緩錫須生長(zhǎng)。

e）加鍍保護(hù)層

采用聚合物等在純錫鍍層表面制作共形保護(hù)層，抑制錫須生長(zhǎng)。

f）進(jìn)行退火處理

將純錫鍍層進(jìn)行回流熔化或烘烤處理 (在惰性氣體中)，釋放其內(nèi)部應(yīng)力，可減緩錫須生長(zhǎng)。

g）防止鍍層在空氣中暴露

空氣中的潮氣以及氧氣的氧化作用，都是錫須生長(zhǎng)的助長(zhǎng)因素，盡可能地減少空氣中的曝曬，有利于減緩錫須生長(zhǎng)。

h）防止機(jī)械沖擊或刮擦

外界機(jī)械沖擊或刮擦均會(huì)在鍍層表面形成薄弱區(qū)域，在內(nèi)應(yīng)力的作用下，錫須便易以從這些薄弱區(qū)域中生長(zhǎng)出來(lái)。

目前國(guó)際上針對(duì)電子元器件無(wú)鉛技術(shù)應(yīng)用的指導(dǎo)文件主要是政府電子與信息技術(shù)學(xué)會(huì)GEIA 0005系列標(biāo)準(zhǔn)，詳細(xì)介紹如表4所示。

表4 GEIA 0005系列標(biāo)準(zhǔn)

其中，GEIA-STD-0005-2規(guī)定了航天航空和高性能電子系統(tǒng)的錫控制等級(jí)[4]，同時(shí)限定相應(yīng)的檢測(cè)控制和風(fēng)險(xiǎn)減緩要求。比如，對(duì)于2C等級(jí)的錫使用，供應(yīng)商與用戶雙方需共同協(xié)商執(zhí)行抽樣檢查，并且至少必須提供兩種有效的風(fēng)險(xiǎn)減緩措施，如表5所示。

表5 GEIA-STD-0005-2錫控制等級(jí)要求

圖4 錫須風(fēng)險(xiǎn)控制流程

風(fēng)險(xiǎn)減緩策略并不能完全消除或者從實(shí)質(zhì)上阻止錫須生長(zhǎng)。事實(shí)上，對(duì)于SnPb涂覆的器件同樣有錫須生長(zhǎng)的文獻(xiàn)報(bào)道，只是發(fā)生的概率很低。此外，對(duì)于不同的應(yīng)用對(duì)象，實(shí)施的風(fēng)險(xiǎn)減緩策略也會(huì)不盡相同。由于錫須生長(zhǎng)現(xiàn)象不可避免，提前預(yù)防，加強(qiáng)管理控制尤為重要。為此，Osterman[5]等人提出了錫須風(fēng)險(xiǎn)減緩控制程序，為設(shè)備制造商錫須風(fēng)險(xiǎn)管理控制提供指導(dǎo)依據(jù)，如圖4所示。該控制流程同樣適用于高風(fēng)險(xiǎn)領(lǐng)域的使用管理控制，是軍用、航天航空領(lǐng)域無(wú)鉛應(yīng)用風(fēng)險(xiǎn)規(guī)避的有效方法。

5 結(jié)束語(yǔ)

全球電子產(chǎn)品的全面無(wú)鉛化，使錫須風(fēng)險(xiǎn)問(wèn)題成為廠商和用戶重點(diǎn)關(guān)注的難題。特別是在高質(zhì)量、高可靠性要求的應(yīng)用領(lǐng)域，錫須的風(fēng)險(xiǎn)問(wèn)題更為嚴(yán)重。就目前情況而言，錫須生長(zhǎng)現(xiàn)象固然不可徹底消除，但是，通過(guò)合理的管理控制和正確的技術(shù)應(yīng)用，在減緩錫須生長(zhǎng)、延長(zhǎng)產(chǎn)品使用壽命方面依然可以獲得較高的成效。然而，對(duì)于高風(fēng)險(xiǎn)成本的航空、航天、軍用領(lǐng)域，加強(qiáng)無(wú)鉛電子元器件使用控制仍是第一選擇，要真正實(shí)現(xiàn)無(wú)鉛技術(shù)在該領(lǐng)域的高可靠應(yīng)用依舊任重道遠(yuǎn)。

[1] GLAZUNOVAV K,KUDRYAVTSEVN T.An investigation of the conditions of spontaneous growth of filiform crystals on electrodeposit coatings[J].Translated from Zhurnal Prikladnoi,1963,36(3):543-550.

[2] KAKESHITA T, KAWANAKA R，HASEGAWA T.Grain size effect of electroplated tin coatings on whisker growth [J].Journal of Material Science,1982,17(9):2560-2566.

[3] GEIA-STD-0005-2-2006,Standard for mitigating the effectsoftin whiskerin aerospace and high performance electronic systems[S].

[4]PINSKY D,LAMBERT E.Tin whisker risk mitigation for high-reliability systems integrators and designers [R].Tewksbury:Technical Report of Raytheon,2004.

[5] OSTERMAN,M.Mitigation strategies for tin whiskers[R].Maryland:White Paper of CALCE EPSC,Release 1.0,2002.