一種高增益低功耗的CMOS低噪聲放大器*

康 勁，孫玲玲，文進才，趙明付，章少杰

(杭州電子科技大學射頻電路與系統(tǒng)教育部重點實驗室，杭州 310018)

由于成本低和集成度高等特點， CMOS技術正越來越多地應用于無線射頻收發(fā)芯片的設計。低噪聲放大器作為射頻信號傳輸鏈路的第一級，整個系統(tǒng)的信噪比(SNR)很大程度上取決于低噪聲放大器(LNA)的噪聲系數(shù)(NF)和增益。因此，高性能的LNA成為射頻前端電路設計的關鍵模塊。其主要目的是提供較高的線性度以抑制干擾和防止靈敏度下降；提供足夠高的增益使其可以抑制后續(xù)級模塊的噪聲以及良好的輸入輸出阻抗匹配；同時按照無線通信設備發(fā)展趨勢所要求的， LNA必須盡可能低的功耗[1-2]。

Inductive-degenerate cascade結(jié)構(gòu)式射頻 LNA設計中使用最廣泛的結(jié)構(gòu)之一[3-5]，因為這種結(jié)構(gòu)能夠增加LNA的增益，降低噪聲系數(shù)，同時增加輸入與輸出級之間的隔離度，提高穩(wěn)定性。但是這種結(jié)構(gòu)也有一些缺陷，首先它需要提供一個大感值的柵極電感[3]，大電感不利于集成而且寄生阻抗比較大，相應產(chǎn)生熱噪聲也會比較大；而且共柵級的源端受到襯底寄生影響較大，導致信號損失，噪聲系數(shù)惡化[6-7]。為了實現(xiàn)低功耗的同時實現(xiàn)高增益，一種CS-CS cascaded電流復用結(jié)構(gòu)得到了應用[8-10]，第二級共享了第一級的偏置電流，第一級的輸出通過一個耦合電容連接到第二級晶體管的柵極上，但文獻[8]中的電路結(jié)構(gòu)反向隔離比較差，導致電路穩(wěn)定性弱。文獻[9]通過引入一個級間諧振電感可以有效地改善這個問題，在低功耗的同時實現(xiàn)了高增益，改善了穩(wěn)定性。

本文采用LC并聯(lián)網(wǎng)絡來取代柵極大電感[11]，降低噪聲，節(jié)省芯片面積。同時采用了電流復用技術的兩級共源結(jié)構(gòu)，而且兩級間采用了級聯(lián)的諧振匹配網(wǎng)絡來提高增益[10]，降低功耗。第二部分從理論上分析了所采用的新型結(jié)構(gòu)以及級間諧振電感的作用，第三部分設計了低噪聲放大器電路并給出了仿真結(jié)果，最后一部分是結(jié)論。

1 理論分析

1.1 新型輸入匹配

圖1為傳統(tǒng)的Inductive-degenerate cascade結(jié)構(gòu)的輸入匹配電路，這種結(jié)構(gòu)在不惡化噪聲性能的情況下很容易實現(xiàn)匹配[3]，其等效小信號模型見圖2，輸入阻抗見式(1)

圖1 傳統(tǒng)電路的輸入匹配結(jié)構(gòu)

圖2 傳統(tǒng)輸入匹配電路的小信號等效模型

從上式可以看出，要降低Lg，有幾種簡單的方法，其一是增加輸入管的寬度W，這樣Cgs就變大，從而Lg下降，但是這樣會增大漏極電流，從而增加LNA的功耗，這顯然是不符合低功耗的要求；另一種方法是在輸入管的柵源端增加一個電容，但同樣降低了輸入端的品質(zhì)因數(shù)，降低了電路性能。還有一種是使用一個并聯(lián)的LC網(wǎng)絡來代替大電感[11]，圖3是LC并聯(lián)網(wǎng)絡及其等效電路，為了方便推導，我們將電感的模型等效為一個理想電感L1和理想電阻R1的串聯(lián)。這個并聯(lián)的LC網(wǎng)絡的等效阻抗為

其中：

圖3 并聯(lián)LC網(wǎng)絡及其等效電路

公式中ω1=1/是并聯(lián)LC網(wǎng)絡的諧振頻率， ω為電路工作的頻率。通過式(2)(3)可知，當0 ＜1-(ω/ω1)2＜1 時，這個小的LC并聯(lián)電路可以產(chǎn)生一個大的電感和大的電阻。由于電阻Rg是由電感的寄生電阻等效而來，并不是一個實際的物理阻抗，因此其產(chǎn)生的熱噪聲比相同阻抗值的實際物理電阻產(chǎn)生的熱噪聲要小，理論上既可以實現(xiàn)阻抗匹配，同時降低LNA的噪聲系數(shù)。

1.2 級間諧振電路

如圖4所示為一個包括級間耦合電容以及級間諧振電感的兩級共源放大器結(jié)構(gòu)，這種結(jié)構(gòu)受到襯底寄生效應比較小，在提高增益的同時改善了穩(wěn)定性。C3是級間耦合電容，級間諧振電感Lg2用來與第二級MOS管的輸入電容諧振，這個感值可以采用[9]中的方法來計算。

圖4 帶級間匹配的兩級電流復用放大器

圖5 是X節(jié)點到Y(jié)的節(jié)點之間的小信號等效電路圖，其中RLg2是電感的寄生電阻， Cin2是包含了M2管的柵源電容以及Miller電容， Leff是并聯(lián)網(wǎng)絡Ld1， Cd1的等效電感， R2是一個大電阻，為M2管提供直流偏置，其影響很小可以忽略不計。從該小信號電路圖可以得到第一級到第二級的電流增益的表達式，見式(4)

考慮到s?Leff對射頻電流來說是一個大的阻抗，于是上式又可以簡化為：

上式表明通過級間耦合與級間諧振，從第一級到第二級獲得了可觀的電流增益，從而可以提高功率增益(例如在本設計中， ωT＞20 GHz)。

圖5 XY兩點間的等效電路圖

2 電路設計及仿真結(jié)果

采用改進的匹配結(jié)構(gòu)以及級間耦合，基于SMIC 0.18 μm RFCMOS工藝設計了一個頻率為2.4 GHz的低噪聲放大器。如圖6所示就是本文的電流復用兩級共源低噪聲放大器的拓撲結(jié)構(gòu)。Ld1， Cd1和Ld2，Cd2分別是兩極共源管的負載阻抗， R1， R2是兩個大電阻分別給兩極共源管提供偏壓，取4 kΩ；C1， C3是大電容，起隔直的作用， C5也是一個大電容，在M2的源級作為一個旁路電容提供交流地；Lg1， C2， Ld1， Cd1這兩個并聯(lián)的網(wǎng)絡取代大電感實現(xiàn)阻抗匹配，減小芯片面積。

圖6 2.4 GHz LNA拓撲結(jié)構(gòu)

LNA的第一級對噪聲影響至關重要，根據(jù)文獻[3]中的功耗受限情況下放大管的最優(yōu)柵寬計算公式來計算， 式中關于各個參數(shù)的定義見文獻[3]

M2管的柵寬一般為M1的一半或者相同尺寸，這需要在抑制M2的噪聲貢獻以及增益線性度等方面來折衷， M3與M1組成一個電流鏡為M1管提供偏壓，一般取W1=10W3。為了限制整個電路的功耗， M3的偏置電流為180μA，主體電路消耗1.8 mA，整個電路共消耗2 mA，供電電壓為1.8 V。

輸入匹配按照式(7)、式(8)，其中Lg是并聯(lián)的LC網(wǎng)絡等效感值，級間諧振電感按照文獻[9]中的方法計算，值得注意的是，因為密勒效應的影響，輸入匹配會受到級間匹配元件的影響，因此需要反復調(diào)整各元器件的值以達到良好的匹配。

基于SMIC 0.18 μm RFCMOS工藝設計的頻率為2.4 GHz的低噪聲放大器的各個性能參數(shù)由ADS(advanced design system)仿真給出，關鍵的電路元件參數(shù)見表1。圖7表明在達到高的功率增益的同時(23 dB@2.4 G)實現(xiàn)了低的噪聲系數(shù)(1.7 dB@2.4 G)， 圖 8 表明實現(xiàn)了很好的輸入輸出匹配(S11， S22 ＜-30 dB)，同時隔離度大于40 dB。圖9為該低噪放的版圖，面積為0.88 mm×1.3 mm。

表1 電路中管子參數(shù)以及各個電感的值

圖7 低噪放的噪聲系數(shù)與功率增益

圖8 低噪放的輸入輸出反射系數(shù)

圖9 低噪放的版圖

3 結(jié)論

本文提出了一種新型的全集成的電流復用兩級共源低噪聲放大器，采用了新型輸入匹配以及感性級間匹配結(jié)構(gòu)。為了降低芯片面積，兩個LC并聯(lián)網(wǎng)絡代替了傳統(tǒng)的大電感。這種新型的電流復用結(jié)構(gòu)更有利于輸入匹配，降低噪聲和功耗。采用SMIC 0.18 μm RF CMOS工藝制作了一個頻率為2.4 GHz，噪聲系數(shù)1.7 dB， S11為-30 dB， S22為-36 dB，功率增益為23 dB，反向隔離度小于-35 dB，在1.8 V的供電電壓下僅消耗2 mA。

[ 1] Andreani P， Sjoland H.Noise Optimization of an Inductively Degenerated CMOS Low Noise Amplifier.IEEE Transaction on Circuits and Systems II：Analog and Digital Signal Processing， 2001，48：835-841.

[ 2] Park S， Kim W.Design ofa 1.8GHz Low-Noise Amplifier for RF Front-End in a 0.8μm CMOS Technology.IEEE Trans.Consum.Electron.47， 2001：10-15.

[ 3] Shaeffer D K， Lee T H.A 1.5 V， 1.5 GHz CMOS Low Noise Amplifier.IEEE J.Solid-State Circuits 32， 1997：745-759.

[ 4] Toofan S， RahmatiA R， Abrisham ifarA， et al.A Low-Powerand High-Gain Fully-Integrated CMOS LNA.Elsevier， Microelectron，2007， 38(12)：1150-1155.

[ 5] Nguyen T K， Kim CH， Ihm G J， et al.CMOSLow-Noise Amplifier Design Optimization Techniques.IEEE Transactions on Microwave Theory and Techniques， 2004， 52：1433-1442.

[ 6] Hirad Samavati， Hamid R.Rategh， Thomas H.Lee.A 5 GHz CMOSWireless LANReceiver Front End.IEEE J.Solid-StateCircuits， 2000， 35(5)：1245-1253.

[ 7]Razavi B.Design of Analog CMOS Integrated Circuits.Preview Ed.， McGraw-Hill， 2000.

[ 8] Triquint Semiconductor.TQ9203-Low Current RFIC Downconverter.InWirelessCommunication Products， 1995.

[ 9] Cha CY， Lee SG.A 5.2GHz LNA in 0.35 μm CMOSUtilizing Inter-Stage Series Resonance and Optim izing the Substrate Resistance.IEEE J.Solid-State Circuits， 2003， 38(4)：669-672.

[ 10] Lin Y H， et al.A 3.1-10.6 GHz U ltra-Wideband CMOS Low Noise Amplifier with Current-Reused Technique.IEEE Microw.Wireless Compon.Lett.， 2007， 17(3)：232-234.

[ 11] MOU SX， MA JG， SENG Y K， et al.A Modified Architecture Used for Input Natching in CMOS Low Noise Amplifiers[ J] .IEEE Transactions on Circuits and Systems， 2005， 52(11)：784-788.