生物醫(yī)學(xué)信號(hào)采集的多通道模擬前端集成電路

張金勇 李 斌 王 磊

1(華南理工大學(xué)電子與信息學(xué)院，廣州 510641)

2(中科院深圳先進(jìn)技術(shù)研究院生物醫(yī)學(xué)與健康工程研究所，深圳 518055)

引言

隨著微電子學(xué)與生物醫(yī)學(xué)的飛速發(fā)展，采用集成系統(tǒng)對(duì)人體生理信號(hào)(如心電信號(hào) (ECG)與腦電信號(hào)(EEG)等)進(jìn)行便攜式實(shí)時(shí)采集，要求采集系統(tǒng)具有模擬、數(shù)字信號(hào)調(diào)制功能，并且要求系統(tǒng)具有較高的精度和最少的外部元件［1－2］。由于大多數(shù)生理信號(hào)具有相對(duì)較小的幅度與低的頻率(如表1所示［3－4］)，高性能的模擬前端集成電路設(shè)計(jì)對(duì)整個(gè)生理信號(hào)采集系統(tǒng)顯得至關(guān)重要。另外，在生理信號(hào)采集的同時(shí)，電極上直接耦合了較大的直流偏移電位，并且伴隨著測(cè)試平臺(tái)會(huì)引入大量的環(huán)境噪聲。要實(shí)現(xiàn)這些信噪比極低的生理信號(hào)采集，集成電路設(shè)計(jì)面臨巨大的挑戰(zhàn)。探索設(shè)計(jì)多通道系統(tǒng)增益可調(diào)結(jié)構(gòu)及低失調(diào)電壓、高共模抑制比性能且內(nèi)部集成ADC的模擬前端集成電路，具有非常積極的意義。此外，針對(duì)低幅度電流源生理信號(hào)采集(如血液容積脈搏波信號(hào)PPG)，高靈敏度的電流－電壓轉(zhuǎn)換電路的設(shè)計(jì)也是必要的。

表1 常見(jiàn)生理信號(hào)特性［3－4］Tab.1 Properties of several biomedical signals［3－4］

近年來(lái)，已經(jīng)報(bào)道了一些應(yīng)用于生物醫(yī)學(xué)信號(hào)采集的前端集成電路設(shè)計(jì)［5－8］。然而，這些設(shè)計(jì)中要么沒(méi)有集成 ADC，要么系統(tǒng)增益不可調(diào)，或者不支持多通道采集，另外很少設(shè)計(jì)嘗試針對(duì)低幅度電流源信號(hào)的采集。同時(shí)，基于生理信號(hào)的特點(diǎn)，高精度生理信號(hào)采集系統(tǒng)的設(shè)計(jì)需要提供足夠的共模抑制比和低失調(diào)性能。本研究提出了一款多通道生物醫(yī)學(xué)信號(hào)采集的模擬前端集成電路芯片設(shè)計(jì)，內(nèi)部集成了低失調(diào)儀表運(yùn)算放大器、高精度的電流－電壓轉(zhuǎn)換和8位逐次逼近式ADC，該電路具有多通道采集、增益可調(diào)、低失調(diào)電壓以及高共模抑制比性能，初始版本用于測(cè)試的芯片采用 SMIC混合信號(hào)0.18－μm CMOS 1P6M的工藝制作。

1 系統(tǒng)設(shè)計(jì)

針對(duì)不同種類生理信號(hào)的采集，本研究提出了基于多通道生理信號(hào)采集的模擬前端集成電路系統(tǒng)架構(gòu)，如圖1所示。整個(gè)系統(tǒng)包含增益可調(diào)儀表運(yùn)算放大器、電流－電壓轉(zhuǎn)換器、基準(zhǔn)源、偏置電路、數(shù)字接口電路、多路選擇器以及逐次逼近式ADC等模塊。

圖1 多通道模擬前端集成電路系統(tǒng)架構(gòu)Fig.1 Multi-channel analogue CMOS front-end IC architecture

其中，增益可調(diào)儀表運(yùn)算放大器的設(shè)計(jì)決定了整個(gè)系統(tǒng)的失調(diào)電壓以及共模抑制比性能。因此，本設(shè)計(jì)摒棄了傳統(tǒng)的電阻匹配設(shè)計(jì)方式而采用電流鏡結(jié)構(gòu)，其內(nèi)部運(yùn)算放大器的設(shè)計(jì)則采用共模反饋(CMFB)低失調(diào)技術(shù)。另外，為適應(yīng)不同種生理信號(hào)的采集需要，其增益設(shè)計(jì)為可調(diào)，而電流－電壓轉(zhuǎn)換器的設(shè)計(jì)則可以實(shí)現(xiàn)電流源生理信號(hào)的采集。多路選擇器能夠?qū)崿F(xiàn)與ADC連接的通道選擇，而內(nèi)部集成的ADC可以將每個(gè)通道調(diào)制后的生理信號(hào)進(jìn)行量化輸出。此外，系統(tǒng)還包括了高精度的電流/電壓基準(zhǔn)源、偏置電路以及數(shù)字接口電路的設(shè)計(jì)。

2 電路設(shè)計(jì)

2.1 低失調(diào)運(yùn)算放大器

低失調(diào)運(yùn)算放大器電路如圖2所示。為了減小電路的失調(diào)電壓，采用了連續(xù)時(shí)間非對(duì)稱差分輸入管對(duì)結(jié)構(gòu)以及CMFB技術(shù)［9］。在輸入級(jí)，輸入MOS管對(duì)采用了叉指耦合的非對(duì)稱差分結(jié)構(gòu)，以此來(lái)降低因電路輸入級(jí)器件失配而引起的失調(diào)電壓。在共模反饋級(jí)，Vin與Vout之間的電位差值將經(jīng)過(guò)共模反饋電路放大，并反饋至輸入級(jí)的可控電流沉。由于這是一個(gè)負(fù)反饋環(huán)，因此經(jīng)過(guò)反饋電路的控制，輸入輸出的共模電平將維持在同一電位。

另外，為了減小由于工藝制作的偏差而給電路帶來(lái)的隨機(jī)失調(diào)電壓，版圖設(shè)計(jì)中采用了共中心對(duì)稱的版圖布局，以及叉指耦合技術(shù)、多晶硅保護(hù)環(huán)、虛單元設(shè)計(jì)等版圖設(shè)計(jì)技術(shù)，減小因版圖空位引起的器件參數(shù)不匹配［10］。

2.2 增益可調(diào)儀表運(yùn)算放大器

圖2 低失調(diào)運(yùn)算放大器電路Fig.2 Circuit of the low-offset operational amplifier

儀表運(yùn)算放大器是高性能生理信號(hào)采集系統(tǒng)中非常關(guān)鍵的模塊。傳統(tǒng)的儀表運(yùn)算放大器設(shè)計(jì)采用電阻匹配的三運(yùn)放結(jié)構(gòu)，因此其性能強(qiáng)烈依賴于電阻的匹配，通常需要采取價(jià)格高昂的外部電阻激光修飾技術(shù)［11］。為了克服電阻反饋網(wǎng)絡(luò)需要高度匹配的缺點(diǎn)，采用了電流鏡結(jié)構(gòu)的新穎設(shè)計(jì)技術(shù)［12］。該儀表運(yùn)算放大器由低失調(diào)運(yùn)算放大器以及內(nèi)置數(shù)字接口電路的電阻網(wǎng)絡(luò)組成，其結(jié)構(gòu)如圖3所示，數(shù)字接口電路可實(shí)現(xiàn)外部數(shù)字信號(hào)對(duì)電路增益的選擇。在圖3中，Vin+與 Vin－為人體身上探測(cè)到的差分生理信號(hào)。電路的差分增益為

外部選擇信號(hào)通過(guò)譯碼器實(shí)現(xiàn)對(duì)電阻網(wǎng)絡(luò)的電阻值選擇，即選擇不同的Ra阻值，從而實(shí)現(xiàn)儀表運(yùn)算放大器的不同增益的設(shè)置。

圖3 增益可調(diào)儀表運(yùn)算放大器結(jié)構(gòu)Fig.3 Block diagram of the GPIA

2.3 電流-電壓轉(zhuǎn)換器

電流－電壓轉(zhuǎn)換器在電流源信號(hào)的采集中至關(guān)重要，由于電流源信號(hào)一般由光電二極管獲得，信號(hào)幅度比較低(如nA級(jí))，且伴隨大的暗電流。因此，要實(shí)現(xiàn)電流源生理信號(hào)的采集，需要設(shè)計(jì)線性度高、噪聲抑制能力強(qiáng)的電流－電壓轉(zhuǎn)換器。圖4顯示了本研究提出的電流－電壓轉(zhuǎn)換器的電路，包含核心轉(zhuǎn)換電路、誤差反饋電路以及偏置電路。核心轉(zhuǎn)換電路利用 MOS管的等效輸出跨阻，實(shí)現(xiàn)電流－電壓的轉(zhuǎn)換。誤差放大器的設(shè)計(jì)在電路中形成負(fù)反饋網(wǎng)絡(luò)［13］，從而提高電路的轉(zhuǎn)換增益。

圖4 電流-電壓轉(zhuǎn)換器電路Fig.4 Circuit of the I-V converter

2.4 多路選擇器/逐次逼近式ADC

圖5(a)所示為多路選擇器，以及8位 SAR ADC的電路結(jié)構(gòu)。ADC由采樣保持電路(SHA)、D/A轉(zhuǎn)換器(DAC)、比較器以及SAR邏輯模塊組成，其基于R－2R梯形的二進(jìn)制權(quán)重陣列結(jié)構(gòu)如圖5(b)所示。它采用電阻值為R及2R的級(jí)聯(lián)電阻架構(gòu)，這種方式通過(guò)等值匹配電阻有利于提高電路的轉(zhuǎn)換精度。通過(guò)外部通道選擇信號(hào)的控制，多路選擇器可以實(shí)現(xiàn)不同通道的信號(hào)采集，再經(jīng)ADC量化輸出。在本設(shè)計(jì)中，每個(gè)通道中通過(guò)增益可調(diào)儀表運(yùn)算放大器調(diào)制后的信號(hào)再經(jīng)多路選擇器與ADC接口，其信號(hào)量化的采樣率范圍為1～500 kS/s。

圖5 SAR ADC系統(tǒng)框圖。(a)MUX/SAR ADC模塊;(b)二進(jìn)制權(quán)重R-2R陣列Fig.5 System diagram of the SAR ADC.(a)block diagram of MUX/SAR ADC;(b)binary-weighted R-2R array

2.5 基準(zhǔn)源/偏置電路

在基準(zhǔn)源設(shè)計(jì)中，采用了一種新穎的全MOSFET結(jié)構(gòu)的電源電壓及溫度補(bǔ)償技術(shù)，其基本的原理為兩個(gè)具有與電源電壓(或溫度)相同依賴特性的輸出變量通過(guò)減法器相減，從而獲得電源電壓(或溫度)補(bǔ)償?shù)妮敵觯?4］。系統(tǒng)中的不同偏置電流與偏置電壓則通過(guò)偏置電路獲得。

3 測(cè)試結(jié)果與討論

本研究提出基于多通道生理信號(hào)采集的模擬前端集成電路芯片，采用SMIC混合信號(hào)0.18－μm 1P6M CMOS工藝制作，整個(gè)芯片的核心電路面積為1.36 mm2(未包含帶靜電保護(hù)的Pads)，該芯片的顯微照片如圖6所示，芯片測(cè)試采用自行設(shè)計(jì)的PCB電路板平臺(tái)(如圖7所示)，測(cè)試環(huán)境溫度為26℃，電源電壓為1.8 V。

圖6 模擬前端集成電路芯片的顯微照片F(xiàn)ig.6 Microphotograph of the analogue front-end IC

圖7 PCB電路板測(cè)試平臺(tái)及芯片的bonding照片F(xiàn)ig.7 PCB test platform and photograph of chip bonding

采用1.8 V單電源供電，在頻率為500 Hz、幅度為500 mVp－p的正弦信號(hào)輸入下，低失調(diào)運(yùn)放消耗的電流為19.3 μA。圖8(a)所示為低失調(diào)運(yùn)算放大器的跟隨特性測(cè)試波形，其中運(yùn)算放大器配置為單位增益跟隨器。芯片測(cè)試結(jié)果顯示，該運(yùn)放輸入與輸出電壓之間有良好的跟隨特性。圖8(b)所示為輸入失調(diào)電壓與共模輸入電壓之間的關(guān)系，輸入平均失調(diào)電壓為75 μV，在共模輸入范圍內(nèi)，其輸入失調(diào)電壓最大值為96.3 μV。增益可調(diào)儀表放大器的頻率響應(yīng)曲線如圖9所示，測(cè)試結(jié)果顯示該儀表放大器的可調(diào)增益范圍為30～70 dB。

圖8 低失調(diào)運(yùn)放的瞬態(tài)特性測(cè)試。(a)跟隨特性測(cè)試:輸入波形為幅度為0～1.8 V的鋸齒波;(b)輸入失調(diào)電壓與輸入共模電壓的關(guān)系曲線Fig.8 Measured transient performance of the low offset OPA.(a)following characteristic of the OPA:input rampwave of 0～1.8 V;(b)input offset voltage vs input common mode voltage

圖9 GPIA頻率響應(yīng)曲線測(cè)試Fig.9 Measured frequency response of the GPIA

采用1.8 V電壓供電，ADC工作在250 kS/s采樣率下的功耗測(cè)試為704 μW(未包含 S/H電路)，DNL的測(cè)試結(jié)果范圍為 －1～+1.4 LSB，INL的測(cè)試結(jié)果范圍為－2～+2 LSB。

經(jīng)受試者知情同意，該模擬前端集成電路采用Ag/AgCl心電電極檢測(cè)人體的實(shí)時(shí)心電(ECG)信號(hào)波形(如圖10所示)，其增益設(shè)置為50 dB。從測(cè)試結(jié)果可知，該芯片可以實(shí)現(xiàn) ECG信號(hào)的檢測(cè)，但是信號(hào)伴隨的噪聲較大。一方面由于PCB板信號(hào)走線過(guò)長(zhǎng)，且由于電極與芯片的導(dǎo)聯(lián)線直接采用導(dǎo)線相連，使得實(shí)驗(yàn)過(guò)程中引入的環(huán)境干擾噪聲過(guò)大，主要表現(xiàn)為強(qiáng)的工頻干擾;另一方面該芯片中尚未集成陷波濾波電路，因此芯片設(shè)計(jì)除考慮低噪聲、低輸入失調(diào)特性外，為限制工頻干擾，高性能的低通陷波濾波電路的設(shè)計(jì)也是必要的。另外，采用合理的PCB板電路設(shè)計(jì)以及導(dǎo)聯(lián)屏蔽互聯(lián)線，也將進(jìn)一步提高生理信號(hào)采集的質(zhì)量。

圖10 采用模擬前端電路測(cè)試的實(shí)時(shí)ECG信號(hào)Fig.10 Real ECG signal measured with the analogue front-end IC

芯片的主要性能測(cè)試結(jié)果如表2所示。從表中可以看到，該模擬前端集成電路具有較高的CMRR，低的輸入失調(diào)電壓和可調(diào)增益。整個(gè)系統(tǒng)全集成在一個(gè)面積較小的芯片上，內(nèi)部集成ADC模塊，將調(diào)制信號(hào)量化輸出，為多種生理信號(hào)的實(shí)時(shí)采集與微處理器的連接提供了良好的接口電路。為適應(yīng)便攜式、更高精度生物醫(yī)學(xué)信號(hào)采集的應(yīng)用，提高ADC線性度及降低其功耗將是未來(lái)的設(shè)計(jì)重點(diǎn)之一。另外，芯片在測(cè)試實(shí)時(shí)生理信號(hào)時(shí)存在噪聲干擾較大的問(wèn)題，因此低噪聲的前級(jí)預(yù)處理電路設(shè)計(jì)、可變截止頻率的低通陷波濾波器設(shè)計(jì)，也將是未來(lái)改進(jìn)設(shè)計(jì)的重點(diǎn)。

表2 模擬前端集成電路性能的測(cè)試結(jié)果Tab.2 Measured performance summary of the AFE IC

4 結(jié)論

本研究提出并設(shè)計(jì)了一款基于多通道生理信號(hào)采集的模擬前端集成電路，電路包含增益可調(diào)儀表運(yùn)放及ADC。為適應(yīng)不同生理信號(hào)采集的需要，電路設(shè)計(jì)為多通道結(jié)構(gòu)且增益可調(diào)。特別地，電路中設(shè)計(jì)的電流－電壓轉(zhuǎn)換器可以進(jìn)行電流源生理信號(hào)的采集。該芯片采用 SMIC 0.18－μm混合信號(hào)1P6M的工藝制作，其核心電路的芯片面積為1.36 mm2。測(cè)試結(jié)果顯示，該模擬前端集成電路具有低的輸入失調(diào)電壓、高的CMRR，內(nèi)部集成的8位 SAR ADC能將模擬通道采集的信號(hào)進(jìn)行較高質(zhì)量的量化輸出，該芯片能夠基本滿足多種生理信號(hào)同時(shí)采集及便攜式應(yīng)用的要求。

［1］Harrison R，WatkinsPT，KierRJ，etal. A low－power integrated circuit for a wireless 100－electrode neural recording system ［J］.IEEE Journal of Solid－State Circuits，2007，42(1):123－133.

［2］Huang Chun－Chieh，Hun Shao－Hang，Chung Jen－Feng，et al.Front－end amplifieroflow－noise and tunable BW/gain for portable biomedical signal acquisition ［A］. In:IEEE InternationalSymposium on Circuits and Systems ［C］.Washington DC:IEEE，2008.2717－2720.

［3］Webster JG，Medical Instrumentation:Application and Design［M］.(3rd edition).New York:Wiley，1998.

［4］Webster JG，Design of Pulse Oximeters［M］.London:Taylor＆Francis，Inc.2003.71– 85.

［5］Yazicioglu RF，Merken P，Puers R，et al.A 60μW 60nV/√Hz readout front－end for portable biopotential acquisition systems［A］.In:IEEE International Solid－State Circuits Conference.［C］.San Francisco:IEEE，2006.56–57.

［6］Ng KA，Chan PK，A CMOS analog front－end IC for portable EEG/ECG monitoring applications［J］.IEEE Trans Circuits Syst－I:Regular Papers，2005，52(11):2335 – 2347.

［7］Yazicioglu RF，Merken P，Puers R，et al.Low－power low－noise 8－channelEEG front－end ASIC forambulatory acquisition systems ［A］.In:European Solid－State Circuits Conference.［C］.Montreux:IEEE，2006.247–250.

［8］Shojaei－Baghini M，Lal RK，Sharma DK.A low－power and compact analog CMOS processing chip for portable ecg recorders［A］. In:IEEE Asian Solid－State Circuits Conf. ［C］.Hsinchu:IEEE，2005.473–476.

［9］Lim KT，Kim SJ，Kwon OK.The OP－amplifier with offset cancellation circuit［A］.In:IEEE Conference on Electron Devices and Solid－State Circuits［C］.San Francisco:IEEE，2003.445–447.

［10］Saint C，Saint J.IC Mask Design:Essential Layout Techniques［M］.New York:McGraw－Hill Professional，2002.

［11］Hwang－Cherng Chow， Jia－Yu Wang. High CMRR instrumentation amplifier for biomedical applications［A］.In:9th InternationalSymposium on SignalProcessing and Its Applications［C］.Sharjah:IEEE，2007.1－4.

［12］Harb A，Sawan M.New low－power low－voltage high－CMRR CMOS instrumentation amplifier［A］.In:IEEE International Symposium on Circuits and Systems［C］.Florida:IEEE，1999.6(30):97–100.

［13］Srinivasan V，Chawla R，Hasler P.Linear current－to－voltage and voltage－to－current converters［A］.In:Proceedings of 48th Midwest Symposium on Circuits and Systems［C］.Cincinnati:IEEE，2005.675–678.

［14］Yoo C，Park J.CMOS current reference with supply and temperature compensation ［J］.Electronics Letters，2007，43(25):1422–1424.