鎖相式頻率合成器的設(shè)計與改進*

(北京航空航天大學(xué) 電子信息工程學(xué)院，北京 100191)

1 引 言

頻率合成是通信、測量系統(tǒng)中常用的一種技術(shù)，它是將一個或若干個高穩(wěn)定度和高準確度的參考頻率經(jīng)過各種處理技術(shù)生成具有同樣穩(wěn)定度和準確度的大量離散頻率的技術(shù)。頻率合成器通常分為直接式頻率合成器、間接式頻率合成器、直接式數(shù)字頻率合成器(DDS)[1]。這3種合成法的實現(xiàn)手段和技術(shù)指標(biāo)各有特點，往往某類合成器的優(yōu)點正好是另一類合成器的缺點，設(shè)計時將這3類合成法有機結(jié)合、優(yōu)勢互補是頻率合成器的發(fā)展趨勢。間接式頻率合成器也稱鎖相式頻率合成器，其優(yōu)點是可以實現(xiàn)任意頻率和帶寬的頻率合成，具有極低的相位噪聲和雜散，它與DDS相結(jié)合，可以有效克服DDS雜散和輸出帶寬的缺陷[1-3]。本文論述了一種改進的鎖相式頻率合成器的設(shè)計方法，能有效提高輸出信號的頻率分辨能力和轉(zhuǎn)換時間；并且在輸出端提出一種增益可控的放大電路，解決輸出信號幅度隨頻率提高而衰減的問題。該頻率合成器可廣泛應(yīng)用于現(xiàn)代工業(yè)的各個領(lǐng)域。

2 系統(tǒng)基本原理與總體結(jié)構(gòu)設(shè)計

鎖相頻率合成器由鑒相器、環(huán)路濾波器、壓控振蕩器和程序分頻器組成[1]，如圖1所示。

圖1 鎖相頻率合成器的原理框圖

信號源產(chǎn)生一個標(biāo)準的參考信號源，輸出頻率為f0′，經(jīng)過R次分頻后，得到參考信號頻率fr，且fr=f0′/R，fr加至鑒相器。另一方面，壓控振蕩器產(chǎn)生頻率為f0的信號，并經(jīng)過程序分頻器的N次分頻后獲得反饋信號，頻率為fn。鑒相器輸出相位誤差信號，經(jīng)過環(huán)路濾波器后，送到壓控振蕩器，調(diào)整其輸出頻率fo，使得fo/M=fn，鎖相環(huán)路進入鎖定狀態(tài)，即fn=fr。此時，壓控振蕩器的輸出頻率為

(1)

圖2為整個系統(tǒng)的總體設(shè)計框圖。頻率合成器主要采用DDS/PLL組合頻率合成法。信號源采用DDS，當(dāng)鎖相環(huán)鎖定時，頻率合成器的輸出頻率fo及頻率分辨力fr分別為

(2)

式中，fc為DDS的時鐘頻率，fc/2n為DDS頻率分辨力。

當(dāng)相位累加器的字長n較大時，合成器仍可以得到較高的頻率分辨力。同時，限幅器可以改善輸出信號的雜散電平。DDS和PLL組合而成的組合式頻率合成器一方面可以克服DDS雜散和輸出帶寬缺陷，另一方面可以解決鎖相頻率合成器分辨能力不高和頻率轉(zhuǎn)換時間較長的問題，同時滿足帶寬和高速跳頻的需要，還具有成本低、結(jié)構(gòu)簡單的特點，是高性能頻率合成器發(fā)展的主要方向。

由于不同頻率的信號輸出幅度不同，因此，在PLL輸出后加上一個增益可控的放大器，如圖2所示。這樣，能夠保證各種頻率的信號的輸出幅度穩(wěn)定在一個范圍內(nèi)，信號不會隨著輸出頻率的變化而減弱或加強。

圖2 頻率合成器系統(tǒng)總體設(shè)計框圖

通過中央控制器輸出分頻比控制字和DDS的邏輯控制字，可以改變PLL的程序分頻比和DDS的頻率分辨力，從而得到不同輸出頻率和輸出頻率的分辨力的信號。同時，輸出信號的幅度通過中央控制器改變控制字來調(diào)整，保證輸出信號幅度的穩(wěn)定。

3 系統(tǒng)設(shè)計與實現(xiàn)

3.1 信號產(chǎn)生電路

本文主要著重研究鎖相環(huán)頻率合成器的設(shè)計，因此對于DDS電路部分不詳細闡述。本文所需要的頻率合成器產(chǎn)生信號的頻率范圍為90～180 MHz，信號產(chǎn)生電路如圖3所示。鑒相器電路采用MC145152來實現(xiàn)[4]，它是美國MOTOROLA公司生產(chǎn)的一個大規(guī)模并行輸入的集成電路，內(nèi)部包括“÷R”前置分頻器，“÷A計數(shù)器”、“÷N計數(shù)器”?！啊翿”分頻器參考分頻比預(yù)置碼分別接在RA0、RA1、RA2端，由它們決定信號源的分頻比R，隨著RA0、RA1、RA2的變化，R的取值分別為8、64、128、256、640、1 000、1 024、2 048，本文取R為1 024。設(shè)信號源頻率f0′為10.24 MHz(DDS電路頻率可以由中央控制器設(shè)定，本文設(shè)為一個常量)，因此鎖相環(huán)電路頻率變化步進為10 kHz。“÷A計數(shù)器”、“÷N計數(shù)器”與前置分頻器共同構(gòu)成吞脈沖程序分頻器，分頻比為

M=P×N+A

(3)

式中，P為前置分頻器的工作分頻比。

前置分頻器由MB501L來實現(xiàn)，這是一個32/64分頻器，SW腳為分頻比選擇端，當(dāng)SW接高電平時，前置分頻器分頻比為64，即P=64。由公式(3)可以得到，程序分頻器分頻值M的變化范圍是9 000～18 000。N為10位計數(shù)器，變化范圍是140～281,A為6位計數(shù)器，變化范圍是0～63。

圖3 鎖相式頻率合成器電路圖

壓控振蕩器由中規(guī)模單片集成壓控振蕩器MC1648構(gòu)成，變?nèi)荻O管選用兩只特性一致的IT33背對背連接，作為回路的可控電容。變?nèi)荻O管的這種連接方式可以改善互調(diào)特性，改善控制特性曲線，提高回路的有載Q值，降低VCO的開環(huán)相位噪聲。MC1648采用+5 V電源時，變?nèi)荻O管的正極有1.6 V的電壓，為防止正偏，加于變?nèi)荻O管上的控制電壓應(yīng)大于1.6 V，因此在輸入端加上了3個二極管鉗位電路，防止控制電壓小于1.6 V?？刂齐妷悍秶s為2～17 V，變?nèi)荻O管的電容變化范圍為30～120 pF。計算回路電感：

62 nH

(4)

ωn=2πfPLL/10=2π×0.1×106/10=

2π×104rad/s

(5)

資料表明，VCO的壓控靈敏度為

12π×106rad/(V·s)

(6)

式中，Δfo為輸出信號頻率差，ΔUc為控制電壓差。

鑒相器的靈敏度為

(7)

環(huán)路采用了有源比例積分濾波器，由于運算放大器有足夠大的增益，因而濾波器可以視為理想積分濾波器，取電容C=4 700 pF，可以得到濾波器的電阻參數(shù)為

(8)

3.2 信號放大電路

前文所述的信號產(chǎn)生電路雖然能夠產(chǎn)生穩(wěn)定、寬頻帶的信號，但是輸出信號的強度會隨著頻率的增大而衰減，因此，在信號的后置放大電路中應(yīng)當(dāng)對此作適當(dāng)處理，以減小這種隨著頻率變化信號強度不斷衰減對整個系統(tǒng)造成的影響。

本文采用繼電器EB2-5NU組成多通道放大器對信號進行選擇性放大，從而解決信號衰減問題。繼電器EB2-5NU原理如圖4所示。當(dāng)繼電器不通電時，繼電器上吸合，信號即可通過上放大電路放大輸出，當(dāng)繼電器通電時，繼電器下吸合，信號通過下放大電路放大輸出。因此，通過中央控制器控制繼電器的通斷電，就可以實現(xiàn)信號經(jīng)過兩路不同的放大器放大輸出，這里設(shè)兩路放大器的信號增益分別為A和B。

圖4 EB2-5NU單繼電器電路原理圖

若需要得到更多放大倍數(shù)輸出的電路，可以采用多個繼電器電路串聯(lián)的方法，如圖5所示，即可得到不同放大倍數(shù)的輸出。設(shè)繼電器組是由n個繼電器電路串聯(lián)而成的，則可以形成增益分別為An，An-1·B，An-2·B2，…，A·Bn-1，Bn的放大電路，中央控制器可以根據(jù)輸出信號的頻率選擇不同的增益對信號進行放大或衰減。

圖5 繼電器組放大電路

3.3 中央控制電路

采用AT89C52單片機作為中央控制器對整個電路進行邏輯控制，如圖6所示。51單片機電路目前已經(jīng)比較成熟，本文簡單介紹一下本設(shè)計所采用的基本結(jié)構(gòu)。單片機P0、P1口分別通過鎖存器對DDS、PLL、放大電路進行控制，由P2口進行鎖存選通。系統(tǒng)既可以通過板載鍵盤進行頻率控制，也可以通過232串口與PC機進行通信，由PC機進行頻率控制，將處理結(jié)果通過板載數(shù)碼管顯示出來。

圖6 單片機控制電路

3.4 軟件控制部分

系統(tǒng)通過板載鍵盤或者Visual C++編寫的PC控制軟件對系統(tǒng)進行頻率控制，讓系統(tǒng)既可以在穩(wěn)定頻率范圍內(nèi)按照一定的時間間隔和頻率步進掃頻(掃頻模式)。系統(tǒng)主要以51單片機為核心來進行數(shù)據(jù)處理和邏輯控制，單片機程序流程圖如圖7所示。單片機接收鍵盤或PC端發(fā)出的控制信息，經(jīng)過處理后轉(zhuǎn)化為系統(tǒng)邏輯控制字，單片機通過控制字對頻率合成器的工作模式(點頻/掃頻)、DDS產(chǎn)生頻率、鎖相環(huán)路分頻比、放大電路增益進行控制,系統(tǒng)就能根據(jù)控制字輸出所需信號。

圖7 單片機程序流程圖

4 硬件測試結(jié)果

本文用示波器分別對系統(tǒng)在不同頻點的波形進行觀察，得到結(jié)果如圖8所示?？梢?，波形基本穩(wěn)定在所需頻點，誤差率為1%(鎖相環(huán)內(nèi)部步進頻率10 kHz,誤差約為0.1 kHz)。通過對掃頻模式時鑒相器鎖定信號的觀察，可以得到環(huán)路的轉(zhuǎn)換時間最快達到80 ns，且輸出信號幅度穩(wěn)定在1～1.05 V之間，若需要輸出幅度更穩(wěn)定，可以多加幾級繼電器電路。

(a)f=133.12 MHz

(b)f=144.52 MHz

通過頻譜儀對信號在各頻點觀察，得到信號的噪聲在110 MHz、120 MHz、130 MHz時的噪聲分別為-15 dBc、-21 dBc、-35 dBc，說明頻率合成器具有較弱的噪聲。

5 結(jié) 論

本文設(shè)計了一種基于鎖相環(huán)的頻率合成器，該合成器具有可變頻帶范圍寬、轉(zhuǎn)換時間短、輸出信號強度穩(wěn)定、控制方式簡單等特點，與傳統(tǒng)間接式頻率合成器相比，性能有了很大提高，并且硬件結(jié)構(gòu)簡單，成本低，可以滿足不同用戶的需求。本文的創(chuàng)新點在于：第一，有效地結(jié)合了DDS電路與PLL電路的優(yōu)點，讓它們優(yōu)勢互補；第二，有效地利用繼電器組成增益可控放大電路，滿足輸出信號幅度穩(wěn)定的要求；第三，采用PC機與板載鍵盤同時控制系統(tǒng)，讓系統(tǒng)操作更簡便。該頻率合成器在通信以及現(xiàn)代工業(yè)各個領(lǐng)域都將有廣泛的應(yīng)用前景。

參考文獻：

[1] 韋惠民.擴頻通信技術(shù)及應(yīng)用[M].西安:西安電子科技大學(xué)出版社,2007.

WEI Hui-min. Technology and Application of Spread Spectium Communication [M]. Xi′an:Xidian University Press, 2007. (in Chinese)

[2] David W Boerstler.A Lowe-Jitter PLL Clock Generator for Microprocessor with Lock Range of 340-612MHz[J]. IEEE Journal of Solid-State Circuits, 1999, 34(4): 513-519.

[3] Chi B,Shi B. New implementation of phase-switching technique and its applications to GHz dual modulus prescalers[J]. IEEE Proceedings of Circuits Devices System,2003,150(5):429-433.

[4] 潘勃，陳高平.基于MC145152的VOR地面信標(biāo)模仿儀頻率合成器的設(shè)計與實現(xiàn)[J].飛機設(shè)計，2007,27(3):52-55.

PAN Bo, CHEN Gao-ping. Design and Realization of VOR Marker Simulator Frequency Synthesizer Based on MC145152[J]. Aircraft Design, 2007, 27(3):52-55. (in Chinese)

[5] 趙彥芬.頻率合成器環(huán)路濾波器的設(shè)計[J].無線電工程，2006,36(4):39-41

ZHAO Yan-fen. Design of Frequency Synthesizer Loop Filter [J]. Radio Engineering of China, 2006, 36(4): 39-41.(in Chinese)