全數(shù)字QAM解調(diào)器的設(shè)計(jì)與FPGA實(shí)現(xiàn)

張華沖,王曉亞

(中國電子科技集團(tuán)公司第五十四研究所,河北石家莊050081)

0 引言

QAM是一種頻譜利用率較高的調(diào)制方式。在頻譜資源日益緊張的今天,越來越多的領(lǐng)域采用了這一調(diào)制方式,如有線視頻廣播(DVB-C)、寬帶接入和SDH等許多高速通信系統(tǒng)中。

由于收發(fā)雙方本振頻率存在必然的差異,這樣就導(dǎo)致收發(fā)雙方載波頻率會(huì)有微小的偏差,傳播延時(shí)還會(huì)造成載波相位的偏移。在接收機(jī)中收發(fā)雙方的延時(shí)一般是未知的,并且AD采樣還會(huì)產(chǎn)生采樣頻偏與相偏,這些是解調(diào)器中的載波同步與符號(hào)同步需要解決的問題。信道衰減、多徑、白噪聲干擾和回波疊加等非理想因素的影響使得QAM信號(hào)經(jīng)過信道傳輸后產(chǎn)生了幅度、頻率和相位失真,造成碼間串?dāng)_(ISI),嚴(yán)重的碼間串?dāng)_甚至使通信中斷。QAM調(diào)制信號(hào)、幅度和相位上都攜帶有信息,對(duì)信道失真尤其敏感,所以QAM信號(hào)的解調(diào)還應(yīng)當(dāng)包含自動(dòng)增益控制(AGC)和均衡等環(huán)節(jié)。

1 QAM解調(diào)器總體結(jié)構(gòu)

隨著ADC采樣頻率的提高以及高速數(shù)字信號(hào)處理芯片的發(fā)展,模數(shù)轉(zhuǎn)換模塊的位置逐漸向著射頻方向移動(dòng)。現(xiàn)階段在中頻實(shí)現(xiàn)數(shù)字化比較合適。這里采用全數(shù)字接收機(jī)的結(jié)構(gòu),采用固定速率采樣,數(shù)字下變頻以及所有的基帶處理都在FPGA芯片內(nèi)部完成。中頻采樣信號(hào)首先給AGC模塊提取幅度誤差,對(duì)信道增益進(jìn)行調(diào)整。幅度合適的采樣信號(hào)與兩路正交的數(shù)字載波信號(hào)相乘進(jìn)行混頻,低通濾波,得到兩路零中頻信號(hào)。數(shù)字下變頻確保了IQ兩路信號(hào)的幅度、相位的一致性。符號(hào)同步環(huán)路采用對(duì)載波頻偏不敏感的鑒相算法對(duì)兩路正交的零中頻信號(hào)進(jìn)行內(nèi)插濾波處理,得到判決時(shí)刻的采樣值,但是該值帶有頻偏和多徑因素等造成的失真,載波恢復(fù)環(huán)路去除載波頻偏和相偏,均衡模塊對(duì)碼間串?dāng)_進(jìn)行校正。在實(shí)際中,根據(jù)信道失真的程度,均衡器可以在載波環(huán)前或載波環(huán)后,為了達(dá)到最佳的解調(diào)性能,在本設(shè)計(jì)中采用了載波環(huán)與均衡器的聯(lián)合實(shí)現(xiàn)。解調(diào)器總體結(jié)構(gòu)框圖如圖1所示。

圖1 QAM解調(diào)器總體結(jié)構(gòu)框圖

2 符號(hào)同步環(huán)路的設(shè)計(jì)

在全數(shù)字接收機(jī)中,采用異步采樣方式,即采樣時(shí)鐘頻率發(fā)送的符號(hào)速率不相關(guān),而是一個(gè)固定時(shí)鐘頻率,采樣點(diǎn)中不一定不包含判決時(shí)刻。由于采樣不同步而引入的采樣頻率和相位誤差,需要用數(shù)字信號(hào)處理的方法來補(bǔ)償,即通過定時(shí)誤差估值控制內(nèi)插濾波器對(duì)采樣得到的信號(hào)樣本值進(jìn)行插值運(yùn)算,從而得到信號(hào)在最佳采樣時(shí)刻的近似值,內(nèi)插濾波器即是完成這一功能必須的環(huán)節(jié)。

為了跟蹤采樣頻偏和相偏,采用二階鎖相環(huán)結(jié)構(gòu),符號(hào)同步環(huán)路如圖2所示,主要由內(nèi)插濾波器、定時(shí)誤差檢測器(TED)、環(huán)路濾波器和內(nèi)插控制器等組成。定時(shí)誤差檢測器對(duì)經(jīng)過匹配濾波后的數(shù)據(jù)提取定時(shí)誤差,誤差信號(hào)經(jīng)過環(huán)路濾波器濾除高頻噪聲后送給內(nèi)插控制器,內(nèi)插控制器主要由一個(gè)遞減NCO組成,NCO溢出時(shí)輸出分?jǐn)?shù)間隔 μk,溢出信號(hào)和μk決定內(nèi)插濾波器的插值基點(diǎn)和濾波器系數(shù)。

圖2 符號(hào)同步環(huán)路實(shí)現(xiàn)框圖

在這種實(shí)現(xiàn)中,有 3個(gè)時(shí)鐘域,即采樣時(shí)鐘Fs(Fs=1/Ts)、內(nèi)插后整數(shù)倍時(shí)鐘Fi(Fi=1/Ti),它是符號(hào)速率的整數(shù)倍,一般取符號(hào)率的2倍或4倍,符號(hào)率時(shí)鐘F0(F0=1/T)。內(nèi)插濾波器和內(nèi)插控制器的工作時(shí)鐘是采樣時(shí)鐘Fs,匹配濾波器和TED單元工作時(shí)鐘是Fi,環(huán)路濾波器單元工作時(shí)鐘是F0。下面詳細(xì)說明每部分的功能和實(shí)現(xiàn)。

2.1 內(nèi)插濾波器的設(shè)計(jì)

內(nèi)插濾波器是采用多項(xiàng)式擬合的方法實(shí)現(xiàn)的時(shí)變?yōu)V波器,它利用有限個(gè)采樣點(diǎn)的值和一組濾波器的系數(shù)計(jì)算出來一個(gè)插值點(diǎn)的值,隨著插值點(diǎn)的位置的變化,濾波器的系數(shù)也在變化。Gardner在文獻(xiàn)[1]中用速率轉(zhuǎn)換模型對(duì)插值原理進(jìn)行了介紹,分析了多項(xiàng)式形式的3種內(nèi)插濾波器,指出了立方內(nèi)插器具有最佳通帶平坦度和最大阻帶抑制度,并且給出了內(nèi)插濾波器的FARROW結(jié)構(gòu)。本設(shè)計(jì)為了便于硬件實(shí)現(xiàn),對(duì)FARROW結(jié)構(gòu)進(jìn)行了改進(jìn),如圖3所示。

圖3 內(nèi)插濾波器實(shí)現(xiàn)框圖

2.2 內(nèi)插控制器的設(shè)計(jì)

內(nèi)插濾波器的控制由一個(gè)基于NCO的控制器來完成,NCO采用遞減結(jié)構(gòu)。NCO的步進(jìn)由環(huán)路濾波器輸出的誤差信號(hào)進(jìn)行跟蹤調(diào)整,每次累加器溢出時(shí),會(huì)產(chǎn)生一個(gè)溢出標(biāo)志Overflow,溢出標(biāo)志決定內(nèi)插器選擇哪四個(gè)連續(xù)采樣點(diǎn)數(shù)據(jù)進(jìn)行內(nèi)插運(yùn)算。Overflow信號(hào)周期即為Ti,由該信號(hào)分頻即可得到符號(hào)時(shí)鐘。NCO溢出時(shí)刻的前一采樣時(shí)刻的值與ζ0相乘,得到分?jǐn)?shù)間隔uk,這里 ζ0=Ti/Ts,而分?jǐn)?shù)間隔決定了內(nèi)插濾波器的系數(shù)。

文獻(xiàn)[1]、文獻(xiàn)[3]中根據(jù)相似三角形推導(dǎo)出了NCO的步進(jìn)值,即W=Ts/Ti=kRs/Fs,其中Rs為符號(hào)速率,對(duì)W進(jìn)行2 048倍量化,并且表示為設(shè)定值與環(huán)路濾波器的輸出值相加的形式,這樣有利于環(huán)路的鎖定。NCO位數(shù)取24位。在設(shè)計(jì)中 μk量化為11位,相當(dāng)于把一個(gè)采樣周期劃分為2 048個(gè)時(shí)間點(diǎn),每一個(gè)μk值對(duì)應(yīng)一組插值濾波器的系數(shù),即在一個(gè)采樣周期內(nèi)可以插值得到2 048個(gè)點(diǎn),在定時(shí)環(huán)中內(nèi)插濾波是一個(gè)插值抽取的過程,故一組采樣值只計(jì)算得到一個(gè)內(nèi)插值。

2.3 定時(shí)誤差提取算法

定時(shí)誤差檢測采用Gardner提出的定時(shí)誤差檢測算法,這是一種利用波形檢測提取定時(shí)信息的方法,該算法不需要輔助數(shù)據(jù),并且算法性能與載波偏差無關(guān),可以工作在捕獲和跟蹤模式,每個(gè)符號(hào)只需要2個(gè)采樣點(diǎn)。其基本思想是:當(dāng)前后2個(gè)碼元發(fā)生變化時(shí),匹配濾波后的基帶信號(hào)的幅度和極性都會(huì)有相應(yīng)的變化,如果提取出相鄰碼元最佳采樣點(diǎn)的幅度和極性變化信息,再加上相鄰碼元過渡點(diǎn)是否為零這一信息,就可以從采樣信號(hào)中提取出定時(shí)誤差。

設(shè)接收端基帶信號(hào)為:

式中,aP為傳輸?shù)膹?fù)數(shù)數(shù)據(jù);g(t-pT)為成型濾波器基帶函數(shù),對(duì)y(t)的采樣值可能產(chǎn)生定時(shí)偏差,Gardner算法提取的定時(shí)誤差為:

式中,yI、yQ為同相和正交分量;T為符號(hào)周期;τ為定時(shí)誤差?？梢宰C明當(dāng)接收信號(hào)中存在載波偏差時(shí),對(duì)定時(shí)誤差的提取沒有影響。

2.4 環(huán)路濾波器

環(huán)路濾波器采用一階低通數(shù)字濾波器,環(huán)路為二階數(shù)字鎖相環(huán),可以跟蹤采樣頻偏與相位偏差。調(diào)節(jié)環(huán)路濾波器的直通路和積分路的系數(shù),可以改變環(huán)路的環(huán)路帶寬和環(huán)路增益等參數(shù),進(jìn)而影響到收斂時(shí)間、捕獲帶寬和穩(wěn)態(tài)抖動(dòng)等性能。通常環(huán)路帶寬越大,環(huán)路收斂越快,但誤差值穩(wěn)態(tài)抖動(dòng)越大;環(huán)路增益越大,環(huán)路收斂越快,穩(wěn)態(tài)抖動(dòng)越大。環(huán)路的阻尼因子 ξ通常取為0.707,此時(shí),環(huán)路噪聲帶寬,收斂時(shí)間等參數(shù)取得最好的折衷。

將同步過程分為捕獲和跟蹤2個(gè)階段,在捕獲階段,環(huán)路采用較大的帶寬和環(huán)路增益捕獲時(shí)鐘頻率誤差,這樣可以使環(huán)路較快地達(dá)到頻率鎖定。進(jìn)入跟蹤階段后,減小環(huán)路帶寬、降低環(huán)路增益可以使環(huán)路穩(wěn)態(tài)抖動(dòng)減小。

在調(diào)試符號(hào)同步環(huán)路參數(shù)時(shí)還需注意另一個(gè)問題,就是輸入信號(hào)的幅度對(duì)環(huán)路性能的的影響很大,幅度大時(shí),定時(shí)誤差檢測值變大,環(huán)路抖動(dòng)加大,甚至環(huán)路失鎖。信號(hào)幅度較小時(shí),環(huán)路收斂時(shí)間加長。所以在調(diào)試符號(hào)同步環(huán)路前,要保證AGC環(huán)路可靠鎖定,并且要考慮信號(hào)的動(dòng)態(tài)范圍。

3 QAM載波同步與均衡

QAM解調(diào)器在完成符號(hào)同步后,能從非同步采樣的數(shù)據(jù)中,找到發(fā)送符號(hào)的最佳采樣點(diǎn)(眼圖睜開最大點(diǎn)),但是此時(shí)恢復(fù)的發(fā)送符號(hào)還不能進(jìn)行直接判決,因?yàn)檫@些信號(hào)還受載波頻偏和信道失真的影響。

通用環(huán)是一種專門用于QAM信號(hào)集的載波恢復(fù)環(huán),它是二階環(huán)結(jié)構(gòu),可以跟蹤載波頻偏與相偏,其載波相位誤差提取算法為:

式中,u1、u2為相位解旋后的信號(hào),對(duì)于16 QAM 和64 QAM信號(hào);m分別取4和8。這種方法可以完全消除碼型噪聲,并且鑒相特性為矩形,在穩(wěn)定點(diǎn)處鑒相輸出方差為0,可以實(shí)現(xiàn)很好的跟蹤性能。由式(3)可以看出,該鑒相器在PFGA中用加法器和異或門即可實(shí)現(xiàn),結(jié)構(gòu)簡單,便于芯片實(shí)現(xiàn)。

傳輸信道的多徑、衰減和回波等非理想因素造成的信號(hào)失真會(huì)產(chǎn)生很大的碼間串?dāng)_,嚴(yán)重影響QAM信號(hào)的解調(diào)性能,必須采用均衡器降低碼間串?dāng)_。設(shè)計(jì)中采用判決反饋均衡器,并且與載波同步環(huán)路嵌在一起實(shí)現(xiàn)。算法的實(shí)現(xiàn)過程為:首先關(guān)閉載波環(huán),啟動(dòng)CMA均衡對(duì)信道進(jìn)行初步均衡,待系數(shù)收斂后,固定均衡器系數(shù),啟動(dòng)載波環(huán),載波環(huán)鎖定后,星座圖不再旋轉(zhuǎn),此時(shí)均衡器切換到LMS算法,系數(shù)進(jìn)一步收斂,星座點(diǎn)進(jìn)一步變小。

均衡器中判決模塊采用方法為:

式中,y(k)為I/Q兩路信號(hào)判決前的值;y(k)為判決后的值;?*」為下取整運(yùn)算。該方法在FPGA中實(shí)現(xiàn)非常簡單。

4 結(jié)束語

以XILINX公司的現(xiàn)場可編程邏輯陣列(FPGA)為硬件平臺(tái),針對(duì)16 QAM和64 QAM信號(hào)實(shí)現(xiàn)了全數(shù)字解調(diào)器。設(shè)計(jì)中信號(hào)中頻為140 MHz,ADC采樣率為190 Msps,FPGA型號(hào)為XC4VLX100,該芯片包含110 592個(gè)邏輯陣列單元,96個(gè)DSP乘法器單元,4 320 Kb塊RAM,12個(gè)DCM,最大用戶IO數(shù)量可達(dá)960個(gè),以及豐富的布線資源。豐富的邏輯資源可以滿足復(fù)雜的數(shù)字信號(hào)處理需求。

利用MATLAB軟件對(duì)QAM解調(diào)器的各模塊進(jìn)行仿真后,采用ISE9.1開發(fā)工具進(jìn)行FPGA的軟件編程,使用ModelSim工具進(jìn)行時(shí)序仿真和調(diào)試,最后生成比特流文件加載到芯片。在高斯白噪聲條件下性能測試結(jié)果表明,調(diào)制樣式為64 QAM時(shí),解調(diào)符號(hào)速率最高可以支持到29Msps,載波頻偏捕獲范圍可達(dá)40 kHz性能,誤比特率為1×10-4時(shí),中頻信噪比損失為1.1 dB。

軟件無線電是接收機(jī)發(fā)展的方向,在此對(duì)高速Q(mào)AM解調(diào)器進(jìn)行了全數(shù)字實(shí)現(xiàn),可以支持16 QAM和64 QAM信號(hào)的解調(diào),工作穩(wěn)定,性能可靠,為其他信號(hào)的解調(diào)提供了方便,可以應(yīng)用到通信、偵察接收機(jī)的設(shè)計(jì)中。

[1]GARDNER F M.Interpolation in Digital Modems-Part I:Fundamentals[J].IEEE Transactions on Communications,1993,41(3):501-507.

[2]GARDNER F M.A BPSK/QPSK Timing Error Detector for Sampled Receivers[J].IEEE Trans.Comm.,1986,34(5):423-429.

[3]GARDNER F M,HARRIS R A.Interpolation in Digital Modems-Part II:Implementation and Performance[J].IEEE Transcations on Communications,1993,41(6):998-1008.

[4]史曉峰,陳詠恩.DVB-C接收機(jī)中的時(shí)鐘恢復(fù)電路設(shè)計(jì)[J].計(jì)算機(jī)工程與應(yīng)用,2006(33):78-80.

[5]文安平.QAM接收機(jī)中定時(shí)恢復(fù)算法設(shè)計(jì)和實(shí)現(xiàn)[D].湖北:武漢科技大學(xué),2005:18-21.

[6]劉 昕,吳建輝,黃 偉.基于DVB-C的符號(hào)同步電路優(yōu)化設(shè)計(jì)[J].電子器件,2007,30(2):499-502.

[7]劉莉琛,蔣文軍,朱維樂.QAM全數(shù)字接收機(jī)符號(hào)同步環(huán)路[J].現(xiàn)代有線傳輸,2003(4):47-49.