基于CPLD的PWM發(fā)生器設計

耿偉松，于海東

（揚州大學 能源與動力工程學院，揚州 225009）

基于CPLD的PWM發(fā)生器設計

耿偉松，于海東

（揚州大學 能源與動力工程學院，揚州 225009）

0 引 言

自從全控型電力電子器件問世以后，就出現(xiàn)了采用脈沖寬度調制的高頻開關控制方式，形成了直流PWM調速系統(tǒng)[1]。脈寬調制變換器的作用是：用脈沖寬度調制的方法，把恒定的直流電源電壓調制成頻率一定、寬度可變的脈沖電壓序列，從而改變平均輸出電壓的大小，以調節(jié)電機轉速。

PWM變換器電路有多種形式，可分為可逆和不可逆兩大類。其中可逆PWM變換器主電路有多種形式，最常用的是橋式（H形）電路。橋式變換器在許多動力系統(tǒng)中得到了廣泛的應用（如直流驅動，直流-交流逆變器，開關電源等等）。

1 PWM發(fā)生器的設計

橋式變換器應用在直流電機調速系統(tǒng)中的主要電路結構如圖1所示，開關控制基本上采用PWM技術。

圖1 橋式變換器原理圖

PWM信號發(fā)生器一般是通過模擬電路或者是基于微處理器的軟件控制技術來實現(xiàn)，但隨著高速開關器件的涌現(xiàn)，對于復雜的調制技術，即使采用最先進的DSP（數(shù)字信號處理器）也很難實現(xiàn)。

隨著超大規(guī)模集成電路的集成度和工藝水平的不斷提高，專用集成電路ASIC的設計成本在不斷降低。CPLD/FPGA是實現(xiàn)ASIC的主流器件，它們具有極大的靈活性和通用性，工作速度快，開發(fā)效率高，成本低，可靠性好。近年來，CPLD在電機控制系統(tǒng)中的應用收到了系統(tǒng)設計人員越來越多的重視。用CPLD來設計PWM發(fā)生器將會簡化控制系統(tǒng)的硬件和軟件設計，獲得更高的開關頻率，減少微處理器的計算工作量。

VHDL具有與具體硬件電路無關和與設計平臺無關的特性，并且具有良好的電路行為描述和系統(tǒng)描述的能力，并在語言易讀性和層次化、結構化設計方面表現(xiàn)了強大的生命力和應用潛力[2]，因此本文選用VHDL語言進行編程，用一片CPLD設計了PWM發(fā)生器。

由于橋式PWM變換器的工作狀態(tài)是確定的，所以采用狀態(tài)機方式來編程[3]也是情有可原，雖然只有六個狀態(tài)，但其程序實現(xiàn)起來是很復雜的。用數(shù)字比較器代替模擬比較器、用線性計數(shù)器代替鋸齒波發(fā)生器來產生PWM信號[4,5]的設計方法也很繁瑣。在分析了橋式PWM變換器工作原理的基礎上，本文采用了一種巧妙的方法來設計，其原理簡單，程序容易實現(xiàn)。

圖2 PWM發(fā)生器端口圖

圖2為所設計的PWM發(fā)生器端口圖，各引腳主要功能如下：

R E S E T：復位信號，輸入，高電平有效，復位后發(fā)生器處于初始狀態(tài)。

CLK：時鐘信號，輸入，用來接收外部時鐘電路產生的信號。

WR：寫信號，輸入，低電平有效。若其有效，則裝入計數(shù)器初值。

EN：使能信號，輸入，高電平有效。若其有效，則計數(shù)器開始計數(shù)。

PWMH：輸出信號，控制圖1中的開關S1和S4。若PWMH=’1’，則開關閉合，否則斷開。

PWML：輸出信號，控制圖1中的開關S2和S3。若PWML=’1’，則開關閉合，否則斷開。

HCNT：HCNT計數(shù)器的數(shù)據(jù)輸入端口，寬度3位。其初值的大小決定PWMH信號的作用時間。

LCNT：LCNT計數(shù)器的數(shù)據(jù)輸入端口，寬度3位。其初值的大小決定PWML信號的作用時間。

DCNT：DCNT計數(shù)器的數(shù)據(jù)輸入端口，寬度2位。其初值的大小決定死區(qū)的持續(xù)時間。為避免圖1中處于同一個橋臂的兩個開關S1、S3或者S2、S4的同時導通所引起的短路，特設置此間隔時間。

若該PWM信號發(fā)生器應用在基于微處理器的電機控制系統(tǒng)中，則HCNT、LCNT、DCNT等三個數(shù)據(jù)端口共8位與微處理器的數(shù)據(jù)總線連接。三個端口的寬度可根據(jù)實際應用靈活修改。三個計數(shù)器均為減法計數(shù)器。

圖3是PWM發(fā)生器的設計流程圖，VHDL源程序清單如下：

圖3 PWM發(fā)生器設計流程圖

上述程序在ALTERA公司的MAX+plus II 10.2環(huán)境下編譯通過，適配的CPLD器件為ALTERA公司的EPM7032LC44-6，仿真結果如圖4所示。圖4中對2組計數(shù)初值進行了仿真，第1組中HCNT、LCHT、DCHT的計數(shù)值分別為7、2、1，則PWMH、PWML的作用時間為7個和2個時鐘周期，結合圖1可知電機上獲得的平均電壓為正值，電機正轉；第2組中HCNT、LCHT、DCHT的計數(shù)值分別為2、7、1，則PWMH、PWML的作用時間為2個和7個時鐘周期，可知電機上獲得的平均電壓為負值，電機反轉。一個PWM開關周期是7+2+1+1=11個時鐘周期。改變HCNT和LCNT的計數(shù)初值，則可改變施加在電機上的平均電壓及極性，從而實現(xiàn)電機的調速和可逆運轉。由此可看出本文的設計是正確的。

圖4 仿真波形圖

2 結論

由于CPLD的I/O引腳多、規(guī)模大、支持重復擦寫，因此只要在此基礎上修改完善即可實現(xiàn)不同功能的PWM發(fā)生器，本文所采用的設計方法也適用于交流電機調速系統(tǒng)中SVPWM發(fā)生器的設計。本文所設計的PWM發(fā)生器很容易與微處理器連接，這種基于CPLD的設計方法，可使得電機控制系統(tǒng)的外圍電路變得非常簡潔，系統(tǒng)的可靠性和性能大大提高。

在近期內，微處理器與CPLD/FPGA 仍有很強的互補性[6]，但從長遠來看，在大部分的電子設計領域，微處理器、A/D、D/A 和RAM 等必將以各種軟硬核的形式統(tǒng)一于CPLD/FPGA 中，片上系統(tǒng)SoC已成為電子設計的趨勢。目前廣泛應用的基于微處理器的電機控制系統(tǒng)今后可采用全硬件來實現(xiàn)，從而克服微處理器速度慢、復位慢，且不可靠，程序易“跑飛”等致命弱點。

[1]陳伯時.電力拖動自動控制系統(tǒng)－運動控制系統(tǒng)(第3版)[M].北京:機械工業(yè)出版社,2003.

[2]潘松,黃繼業(yè).EDA技術實用教程(第3版)[M].北京:科學出版社,2006.

[3]Alexander Arbit,Dan Pritzker,Alon Kuperman,and Raul Rabinnovici.A DSP-Controlled PWM Generator using Field Programmable Gate Array[C].Proc. IEEE Convention of Electrical and Electronics Engineers, 2004:325-328.

[4]馮小平,張林,趙煥軍.一種基于CPLD實現(xiàn)的數(shù)字化PWM波形產生器[J]. 現(xiàn)代電子技術,2003(3):71-72.

[5]鐵勇,郭改枝,李媛,等.基于CPLD控制的直流電機PWM控制器的設計[J].內蒙古大學學報(自然科學版),2006(6):667-671.

[6]陳祥濤,張前進.基于單片機與CPLD的步進電機PWM驅動技術[J].現(xiàn)代電子技術,2008,31(5):113-115.

A PWM generator designed with CPLD

GENG Wei-song, YU Hai-dong

H形橋式變換器在多種動力系統(tǒng)中有著廣泛的應用。在電機控制中，H橋中開關的控制一般采用PWM控制技術。采用VHDL硬件描述語言設計了基于CPLD的PWM發(fā)生器，并使用Max+PlusⅡ進行仿真驗證，仿真結果驗證了設計的正確性。設計中采用了一種巧妙的方法來實現(xiàn)，其原理簡單?；贑PLD的PWM發(fā)生器將會簡化控制系統(tǒng)的硬件和軟件設計，獲得更高的開關頻率，其應用這將大大簡化直流電機控制系統(tǒng)的設計并且改善系統(tǒng)的控制性能。

H橋；PWM發(fā)生器；CPLD；VHDL；Max+ Plus Ⅱ

耿偉松（1990－），男，江蘇連云港人，本科在讀，研究方向為電氣工程及自動化。

TM383.6

B

1009-0134(2010)06-0151-03

10.3969/j.issn.1009-0134.2010.06.50

2010-03-24