ＦＰＧＡ設(shè)計中毛刺信號的產(chǎn)生及消除

樓觀濤　馬　躍

摘要：主要討論了FPGA設(shè)計中毛刺信號產(chǎn)生的原因，分析總結(jié)了處理毛刺信號的幾種方法，．通過對毛刺信號的處理可以提高芯片的穩(wěn)定性。

隨著PPGA(Field Programmable Gate Array)容量、功能以及可靠性的提高，其在現(xiàn)代數(shù)字通信系統(tǒng)中的應(yīng)用日漸廣泛，采用PPCA設(shè)計數(shù)字電路已經(jīng)成為數(shù)字電路系統(tǒng)領(lǐng)域的主要設(shè)計方式之一。在信號的處理和整個系統(tǒng)的控制中，PPGA不但能大大縮減電路的體積，提高電路的穩(wěn)定性，而且其先進的開發(fā)工具使整個系統(tǒng)的設(shè)計調(diào)試周期大大縮短。而在PPGA設(shè)計中也存在一些難點問題，本文將主要分析、討論毛刺信號的產(chǎn)生原因及消除毛刺的方法。通過綜合運用這些方法，可以最大限度消除芯片電路中的毛刺或?qū)⒚坍a(chǎn)生的不利影響減到最小，增強所設(shè)計的芯片的穩(wěn)定性。